

8 ピン, 8 ビット CMOS マイクロコントローラ

このデータシートには下記のデバイスが含まれています。

PIC12C508	PIC12C508A
PIC12C509	PIC12C509A

注意： このデータシートでは PIC12C508(A) は PIC12C508 および PIC12C508A を示し、PIC12C509(A) は PIC12C509 および PIC12C509A を示します。また、PIC12C5XX は PIC12C508、PIC12C508A、PIC12C509 および PIC12C509A を示します。

高性能 RISC CPU:

- 覚える必要があるのは33個のシングルワード命令のみ
- 2 サイクルのプログラム分岐命令を除いて、全てシングルワード命令 (1 μ s)
- 動作速度： DC - 4 MHz クロック入力
DC - 1 μ s 命令サイクル

Device	EPROM	RAM
PIC12C508	512 x 12	25
PIC12C508A	512 x 12	25
PIC12C509	1024 x 12	41
PIC12C509A	1024 x 12	41

- 12 ビット幅の命令
- 8 ビット幅のデータバス
- 7 個のハードウェア特殊機能レジスタ
- 深さ 2 レベルのハードウェアスタック
- データおよび命令用の直接、間接、相対の各アドレッシングモード
- プログラム可能な校正付き内部 4 MHz RC オシレータ
- インサーキット・シリアル・プログラミング

周辺機能の特徴：


- プログラム可能な 8 ビットプリスケアラ付き 8 ビットのリアルタイム・クロック/カウンタ (TMRO)
- パワー・オン・リセット (POR)
- デバイス・リセット・タイマー (DRT)
- 確実な動作のための専用のオンチップ RC オシレータ付きウォッチドッグタイマー (WDT)
- プログラム可能なコードプロテクション
- 消費電力を節約するスリープモード
- ピン変化によるスリープからのウェイクアップ
- I/O ピンの内部弱プルアップ
- MCLR ピンの内部プルアップ

- 選択可能なオシレータオプション：
 - INTRC: 内部 4 MHz RC オシレータ
 - EXTRC: 外部低コスト RC オシレータ
 - XT: 標準の水晶/リゾネータ
 - LP: 省電力、低周波数水晶

CMOS テクノロジー：

- 低電力、高速 CMOS EPROM テクノロジー
- 完全スタティック設計
- 幅広い動作電圧範囲
- 幅広い温度範囲：
 - 商業用：0 °C to +70 °C
 - 工業用：-40 °C to +85 °C
 - 拡張：-40 °C to +125 °C
- 低消費電力
 - < 2 mA @ 5V, 4 MHz
 - 15 μ A typ. @ 3V, 32 KHz
 - < 1 μ A typ. スタンバイ電流

ピン配置図



PIC12C5XX

各デバイスの相違点

品名	電圧 範囲	オシレータ	オシレータの 校正 ² (ビット)	プロセス テクノロジー (ミクロン)
PIC12C508A	3.0-5.5	注 1 参照	6	0.7
PIC12C508	2.5-5.5	注 1 参照	4	0.9
PIC12C509A	3.0-5.5	注 1 参照	6	0.7
PIC12C509	2.5-5.5	注 1 参照	4	0.9

注 1: PIC12C50X から PIC12C50XA へ変更する場合は、オシレータ特性を再検証してください。

注 2: OSCCAL 適用の相違に関しては、第 7.2.5 項を参照してください。

目次

1.0	概要	4
2.0	PIC12C5XX デバイスの種類	7
3.0	アーキテクチャの概要	9
4.0	メモリ構成	13
5.0	I/Oポート	21
6.0	タイマー0 モジュールおよび TMR0 レジスタ	23
7.0	CPU の特殊機能	27
8.0	命令セット概要	39
9.0	開発サポート	51
10.0	電気的特性 - PIC12C508/PIC12C509	55
11.0	DC および AC 特性 - PIC12C508/PIC12C509	63
12.0	電気的特性 - PIC12C508A/PIC12C509A	67
13.0	DC および AC 特性 - PIC12C508A/PIC12C509A	75
14.0	パッケージ	79
	索引	83
	PIC12C5XX 製品名システム	89

お客様へ

当社では、当社製品やドキュメントの品質を高めるために常に努力をしております。このドキュメントも正確を期すために非常に多くの時間を費やしておりますが、多少の見落としがあるかもしれません。もし見落としや間違っている情報にお気づきになりましたら、当社までお知らせください。より良い解説書を作るために皆様のご協力に感謝いたします。

1.0 概要

マイクロチップ・テクノロジー社の 12C5XX ファミリーは、低価格、高性能、完全スタティックな EPROM または ROM ベースの 8 ビット CMOS マイクロコントローラです。このマイクロコントローラは、わずか 33 個のシングルワードおよびシングルサイクル命令を実現した RISC アーキテクチャを採用しています。2 サイクルのプログラム分岐命令を除いて、すべての命令がシングルサイクル (1 μ s) で実行できます。PIC12C5XX は、同価格帯の他社製品と比べてはるかに高い性能を発揮します。対称性の高い 12 ビット幅の命令により同クラスの他社製 8 ビットマイクロコントローラと比べて 2 : 1 のコード圧縮を実現しました。使いやすく覚えやすい命令セットにより開発期間を大幅に短縮することができます。

PIC12C5XX 製品は、システム価格と消費電力を削減する各種の特殊機能を備えています。パワー・オン・リセット (POR) およびデバイス・リセット・タイマ (DRT) により、外付けのリセット回路が削除できます。オシレータの構成は、INTRC 内部オシレータモードや、省電力 LP (低電力) オシレータなどの 4 種類から選択できます。消費電力を節減するスリープモードやウォッチドッグタイマやコードプロテクション機能により、システムの価格の削減、消費電力の低減 および信頼性の向上が可能になります。

PIC12C5XX には、コストパフォーマンスが高く、どのような生産量にも対応するワン・タイム・プログラマブル (OTP) 版があります。ユーザーは、OTP の柔軟性という利点を生かしながら、マイクロチップ社の OTP マイクロコントローラ業界における価格リーダーとしての優位性を享受することができます。

PIC12C5XX ファミリーは、完全機能のマクロアセンブラ、ソフトウェアシミュレータ、インサーキットエミュレータ、C コンパイラ、ファジロジック・サポートツール、低価格開発用プログラマ、および完全機能のプログラマによりサポートされています。また、これらのツールはすべて IBM[®] PC およびその互換機でサポートされます。

1.1 アプリケーション

PIC12C5XX シリーズは、家庭電化製品やセキュリティシステムから、低電力リモート送/受信機に至るまでの様々な応用に完全に適応します。EPROM 技術により、応用プログラム (送信コード、電気器具設定、受信周波数など) を非常に速く便利にカスタマイズできます。小型フットプリントパッケージにより、このマイクロコントローラシリーズは、スルーホールまたは表面実装を問わずスペースに制限のある製品にも完全に適応します。低価格、低消費電力、高性能、使いやすさ、1/0 のフレキシビリティにより、PIC12C5XX シリーズは今までマイクロコントローラの使用が検討されなかった分野 (タイマ機能、ロジック回路や PLD の置き換え、コプロセッサ製品など) にも大きな能力を発揮します。

表 1-1: PIC12C5XX ファミリーのデバイス

		PIC12C508(A)	PIC12C509(A)
クロック	最大動作周波数 (MHz)	4	4
	メモリ		
	EPROM プログラムメモリ	512	1024
	データメモリ (バイト)	25	41
周辺機能	タイマモジュール	TMR0	TMR0
	A/D コンバータ (8 ビット) チャネル	—	—
	ピン変化時の SLEEP からのウェイクアップ	Yes	Yes
特殊機能	I/O ピン	5	5
	入力ピン	1	1
	内部ブルアップ	Yes	Yes
	インサーキットシリアルプログラミング	Yes	Yes
	命令数	33	33
	パッケージ	8-pin DIP, SOIC	8-pin DIP, SOIC

全ての PIC12C5XX デバイスは、パワー・オン・リセット、選択可能なウォッチドッグタイマ、選択可能なコードプロテクション、高い I/O 電流容量を持っています。

全ての PIC12C5XX デバイスは、データピン GP0 とクロックピン GP1 を使用してシリアルプログラミングを行いません。

PIC12C5XX

メモ :

2.0 PIC12C5XX デバイスの種類

各種パッケージがあります。アプリケーションと量産の必要に応じて、この項の情報により適切なデバイスを選択することができます。ご注文の際は、このデータシートの最後にある PIC12C5XX 製品名システム情報を参照して、正しい製品番号をご指定ください。

2.1 紫外線消去デバイス

紫外線消去タイプは、セラミック側面ブレースパッケージで提供しており、試作開発用とパイロットランに最適です。

紫外線消去タイプは消去することができ、どのコンフィギュレーションモードにも再プログラムすることができます。

注意： デバイスを消去ということは、同時に内部オシレータ用にあらかじめプログラムした内部校正値を消去することにもなるので、注意してください。デバイス消去の前には必ず校正値をセーブしてください。

Microchip 社の PICSTART[®] PLUS と PRO MATE[®] プログラマは PIC12C5XX をサポートします。サードパーティのプログラマも利用できます。詳細については *Microchip Third Party Guide* を参照してください。

2.2 ワンタイムプログラマブル (OTP) デバイス

OTP デバイスは、頻繁なコード更新が必要なお客様や小規模なアプリケーションに特に有益です。

プラスチックパッケージの OTP デバイスは、1 度のみプログラムするユーザにかぎられます。プログラムメモリに加え、コンフィギュレーションワードもプログラムする必要があります。

2.3 クイック・ターンアラウンド・プロダクション (QTP) デバイス

Microchip 社は、量産品のオーダーに対して QTP プログラミングサービスを行なっております。このサービスは、中 / 大量生産のためプログラム書き込みに工数をかけたくなく、コードパターンが一定しているユーザのためにつくりました。このデバイスは OTP デバイスと同一ですが、すべての EPROM ロケーションとヒューズオプションが工場プログラムされます。一定のコードおよび試作の検査プロセスは出荷前に行なうことができます。詳細は、弊社製品取扱店にお問い合わせください。

2.4 シリアル・クイック・ターンアラウンド・プロダクション (SQTPSM) デバイス

Microchip 社は、各デバイスのシリアル番号をユーザが指定したロケーションにプログラムする独自のプログラミングサービスを行なっています。シリアル番号には、ランダム・疑似ランダム・連続番号があります。

シリアルプログラミングにより、各デバイスはエントリコードやパスワードや ID 番号として使用できる番号を持つことができます。

PIC12C5XX

メモ:

3.0 アーキテクチャ概要

PIC12C5XX ファミリーの高性能は、その多くが RISC 型マイクロプロセッサ特有のアーキテクチャ機能に帰するものです。まず、PIC12C5XX はプログラムとデータが異なるバスを使いアクセスされるバーバードアーキテクチャを使用しています。これにより、プログラムとデータが同一のバスでフェッチされる従来型のフォン・ニューマン・アーキテクチャよりも処理能力が改善されています。更に、プログラムメモリとデータメモリを分離することで、8 ビット幅のデータワードと異なるサイズの命令が可能になります。命令オペコードは、すべてをシングルワード命令とすることができる 12 ビット幅です。12 ビット幅のプログラムメモリアクセスバスは、12 ビットの命令をシングルサイクルでフェッチします。2 層のパイプラインは、命令のフェッチと実行をオーバーラップします。したがって、すべての命令 (33) は、プログラム分岐を除きシングルサイクル (1 μ s @ 4MHz) で実行されます。

PIC12C508(A) のプログラムメモリは 512 x 12、PIC12C509(A) は 1K x 12 です。プログラムメモリはすべて内蔵されています。

PIC12C5XX は、そのレジスタファイルやデータメモリを直接的または間接的にアドレスできます。プログラムカウンタを含むすべての特殊機能レジスタはデータメモリに配置されます。PIC12C5XX は非常に直交的(対照的)な命令セットを持っており、どのアドレッシングモードを使用しても全てのレジスタに全てのオペレーションが実行できます。このような対照的な性質と「特定の制約条件」がないために、簡単に効率的な PIC16CXX でのプログラミングが可能です。さらに、学習効率が極めて向上します。

PIC12C5XX には、8 ビット ALU およびワーキングレジスタがあります。ALU は汎用演算ユニットです。これによってワーキングレジスタデータとすべてのレジスタファイルの間の計算とブール演算が実行できます。

ALU は 8 ビット幅で、加算、減算、シフトと論理演算が可能です。特に指定がない限り、演算の実行は 2 の補数で行なわれます。2 つのオペランドの命令では、一般的に 1 つのオペランドはワーキングレジスタ (W レジスタ) で、もう 1 つはファイルレジスタまたは即値定数です。1 つのオペランド命令では、W レジスタがファイルレジスタのどちらかになります。

W レジスタは ALU の実行に使用される 8 ビットのワーキングレジスタで、アドレス指定できるレジスタではありません。

実行される命令によっては、ALU が STATUS レジスタのキャリー (C)、ディジットキャリー (DC)、ゼロ (Z) ビットの値に影響を与えます。C と DC ビットは borrow ビットと digit borrow ビットとして扱われます。一例として SUBWF と ADDWF 命令をご覧ください。

簡略ブロック図を図 3-1 に、対応するデバイスピンを表 3-1 に示します。

PIC12C5XX

図 3-1: PIC12C5XX ブロック図




表 3-1: PIC12C5XX ピンアウトの説明

名称	DIP Pin #	SOIC Pin #	I/O/P Type	Buffer Type	説明
GP0	7	7	I/O	TTL/ST	双方向 I/O ポート / シリアルプログラミングデータ。内部弱プルアップおよびピン変化後のスリープからのウェイクアップはソフトウェア選択が可能。このバッファはシリアルプログラミングモード時はシュミットトリガー入力になります。
GP1	6	6	I/O	TTL/ST	双方向 I/O ポート / シリアルプログラミングクロック。内部弱プルアップおよびピン変化後のスリープからのウェイクアップはソフトウェア選択が可能。このバッファはシリアルプログラミングモード時はシュミットトリガー入力になります。
GP2/T0CKI	5	5	I/O	ST	双方向 I/O ポート。T0CKI として選択可能。
GP3/ $\overline{\text{MCLR}}$ /VPP	4	4	I	TTL	入力ポート / マスター・クリア (リセット) 入力 / プログラム電圧入力。 $\overline{\text{MCLR}}$ として選択した際には、このピンはデバイスのアクティブ・ロー・リセットになります。 $\overline{\text{MCLR}}$ /VPP 時の電圧は、デバイスの通常動作時は VDD を超えてはならない。内部プルアップおよびピン変化時のスリープからのウェイクアップはソフトウェア選択が可能。MCLR 選択時は常に弱プルアップが作動します。
GP4/OSC2	3	3	I/O	TTL	双方向 I/O ポート / オシレータ水晶出力。水晶オシレータモード時に水晶またはリゾネータに接続。(XT および LP モードのみ、他のモードでは GPIO)
GP5/OSC1/CLKIN	2	2	I/O	TTL/ST	双方向 I/O ポート / オシレータ水晶入力 / 外部クロックソース入力 (内部 RC モードのみ GPIO、その他すべてのオシレータモードでは OSC1)
VDD	1	1	P	—	ロジックおよび I/O ピン用正極電源
VSS	8	8	P	—	ロジックおよび I/O ピン用接地基準

凡例 : I = 入力, O = 出力, I/O = 入 / 出力, P = 電源, - = なし, TTL = TTL 入力,
ST = シュミット・トリガー入力

PIC12C5XX

3.1 クロック方式/命令サイクル

クロック入力 (OSC1/CLKIN ピン) は、内部で 4 分周され、Q1、Q2、Q3、Q4 と呼ばれる 4 層のオーバーラップしない直角位相クロックを発生させます。内部で、プログラムカウンタが Q1 毎にインクリメントされ、命令がプログラムメモリからフェッチされ、Q4 で命令レジスタにラッチされます。命令は次の Q1 から Q4 の間にデコードされ実行されます。クロックと命令の実行フローを図 3-2 と例 3-1 に示します。


3.2 命令フロー/パイプライン

命令サイクルは、4 つの Q サイクル (Q1、Q2、Q3 および Q4) で構成されています。命令のフェッチと実行は、パイプライン方式で行なわれ、フェッチに 1 命令サイクル、デコードと実行に 1 命令サイクルかかります。ただし、パイプラインによって各命令は 1 サイクルで効率的に実行されます。命令によってプログラムカウンタに変更が生じる場合 (GOTO など) は、命令を完了するために 2 サイクルが必要です。(例 3-1 参照)


フェッチサイクルは、プログラムカウンタ (PC) が Q1 でインクリメントすることで始まります。

実行サイクルでは、フェッチされた命令はサイクル Q1 で命令レジスタ (IR) にラッチされています。この命令は、その後 Q2、Q3、Q4 サイクルの間にデコードされ実行されます。データメモリは、Q2 の間でリード (オペランドのリード) され、Q4 の間でライト (結果格納先へのライト) されます。

図 3-2: クロック/命令サイクル



例 3-1: 命令パイプラインフロー



4.0 メモリ構成


PIC12C5XX のメモリは、プログラムメモリとデータメモリで構成されています。512 バイトを超えるプログラムメモリを持つデバイスには、ページング方式を使用しています。プログラムメモリのページは、STATUS レジスタのビットを使用してアクセスされます。32 レジスタを超えるデータメモリのレジスタファイルを持つ PIC12C509(A) には、バンクング方式を使用しています。データメモリのバンクはファイルセレクトレジスタ (FSR) を使用してアクセスされます。

4.1 プログラムメモリの構成

PIC12C5XX デバイスには、2K × 12 のプログラムメモリ空間をアドレス指定できる12ビットのプログラムカウンタ (PC) があります。

PIC12C508(A) は最初の 512 × 12 (0000H-01FFh)、PIC12C509 (A) は最初の 1K × 12 (0000H-03FFh) のみ物理的にインクリメントされます。図 4-1 を参照してください。上記の限界を超えてアクセスした場合は、最初の 512 × 12 空間 (PIC12C508(A)) または 1K × 12 空間 (PIC12C509(A)) 以内にラップアラウンドします。使用できるリセットベクタは、000h にあります。(図 4-1 参照) 01FFh (PIC12C508(A)) または 03FFh (PIC12C509(A)) には内部クロックオシレータの校正値があります。この値は、決して上書きしないでください。

図 4-1: PIC12C5XX、プログラムメモリマップおよびスタック



注意 1: アドレス 0000h が使用できるリセットベクタになります。ロケーション 01FFh (PIC12C508(A)) または 03FFh (PIC12C509(A)) には、MOVLW xx 内部RCオシレータ校正値があります。

PIC12C5XX

4.2 データメモリ構成

データメモリはレジスタまたはRAMで構成されています。したがって、デバイスのデータメモリはそのレジスタファイルにより指定されます。レジスタファイルは、2つの機能グループ、特殊機能レジスタと汎用レジスタに分けられます。

特殊機能レジスタには、TMR0 レジスタ、プログラムカウンタ(PC)、ステータスレジスタ、I/O レジスタ(ポート)およびファイルセレクトレジスタ(FSR)が含まれます。更に、特殊機能レジスタは、I/O ポートの構成や、プリスケアラオプションの制御に使用されます。

汎用レジスタはデータに使用され、命令コマンドに従った情報を制御します。

PIC12C508(A) では、レジスタファイルは7つの特殊機能レジスタと、25の汎用レジスタで構成されています。(図 4-2)

PIC12C509 (A) では、レジスタファイルは7つの特殊機能レジスタ、25の汎用レジスタ、およびバンキング方式を使用してアドレスされる16の汎用レジスタで構成されます。(図 4-3)

4.2.1 汎用レジスタファイル

汎用レジスタファイルは、直接またはファイルセレクトレジスタ FSR を通じて間接的にアクセスされます。(第 4.8 項参照)

図 4-2: PIC12C508 (A) レジスタファイルマップ





図 4-3: PIC12C509 (A) レジスタファイルマップ



4.2.2 特殊機能レジスタ

特殊機能レジスタ (SFR) は、CPU と周辺機能により使用され、デバイスの動作を制御します。(表 4-1)

特殊レジスタは 2 種類に分類できます。コア機能に関連した専用レジスタは、この項で説明します。周辺機能の動作に関連したレジスタに関しては、各周辺機能の項に説明します。

表 4-1: 特殊機能レジスタ (SFR) 一覧

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	パワーオンリセットでの値	MCLR および WDT リセットでの値	ピン変化によるウェイクアップでの値
N/A	TRIS	I/O 制御レジスタ								--11 1111	--11 1111	--11 1111
N/A	OPTION	タイマ 0、タイマ 0/WDT プリスケアラ、ピン変化によるウェイクアップおよび弱プルアップのコントロールビットを含む								1111 1111	1111 1111	1111 1111
00h	INDF	FSR の内容のアドレスのデータメモリ (物理的には存在しない)								xxxx xxxx	uuuu uuuu	uuuu uuuu
01h	TMR0	8 ビットリアルタイム・クロック / カウンタ								xxxx xxxx	uuuu uuuu	uuuu uuuu
02h ⁽¹⁾	PCL	プログラムカウンタの下位 8 ビット								1111 1111	1111 1111	1111 1111
03h	STATUS	GPWUF	—	PA0	\overline{TO}	\overline{PD}	Z	DC	C	0001 1xxx	000q quuu	100q quuu
04h	FSR (12C508/12C508A)	間接データメモリアドレスポインタ								111x xxxx	111u uuuu	111u uuuu
04h	FSR (12C509/12C509A)	間接データメモリアドレスポインタ								110x xxxx	11uu uuuu	11uu uuuu
05h	OSCCAL (12C508/12C509)	CAL7	CAL6	CAL5	CAL4	—	—	—	—	0111 ----	uuuu ----	uuuu ----
05h	OSCCAL (12C508A/12C509A)	CAL7	CAL6	CAL5	CAL4	CALFST	CALSLW	—	—	0111 00--	uuuu uu--	uuuu uu--
06h	GPIO	—	—	GP5	GP4	GP3	GP2	GP1	GP0	--xx xxxx	--uu uuuu	--uu uuuu

凡例: 網掛け部分 = なし、または未使用。- = なし、「0」としてリードされる (使用される場合)

x = 不明。u = 不変。q = 値に関しては、第 7.7 項の表を参照してください。

注 1 プログラムカウンタの上位バイトには直接アクセスできません。アクセス方法は、第 4.6 項を参照してください。

4.4 OPTION レジスタ

OPTION レジスタは、タイマ 0/WDT プリスケーラおよびタイマ 0 を構成する各種コントロールビットを含む 8 ビット幅のライト・オンリー・レジスタです。

OPTION 命令の実行により W レジスタの内容は OPTION レジスタに転送されます。リセットはOPTION<7:0>ビットをセットします。

注意: TRIS ビットが '0' にセットされると、ピン変化によるウェイクアップおよびプルアップ機能がそのピンに対してディセーブルとなります。TRIS は $\overline{\text{GPPU}}$ と $\overline{\text{GPWU}}$ の OPTION 制御を無効にするので注意してください。

注意: TOCS ビットが '1' の時、TRIS GP2= '0' の時でも GP2 は強制的に入力になります。

図 4-5: OPTION レジスタ

W-1	W-1	W-1	W-1	W-1	W-1	W-1	W-1
$\overline{\text{GPWU}}$	$\overline{\text{GPPU}}$	TOCS	TOSE	PSA	PS2	PS1	PS0
ビット 7	6	5	4	3	2	1	ビット 0

W = 書き込み可能ビット
 U = なし
 - n = POR リセット時の値
 その他のリセットに関しては表 4-1 を参照のこと。

bit 7: **GPWU:** ピン変化によるウェイクアップ (GP0, GP1, GP3)
 1 = ディセーブル
 0 = イネーブル

bit 6: **GPPU:** 弱プルアップ (GP0, GP1, GP3)
 1 = ディセーブル
 0 = イネーブル

bit 5: **TOCS:** タイマ 0 クロックソース選択ビット
 1 = TOCKI ピンから外部入力
 0 = 内部命令サイクルクロック、Fosc/40

bit 4: **TOSE:** タイマ 0 ソースエッジ選択ビット
 1 = TOCKI ピンの入力が High から Low でインクリメント
 0 = TOCKI ピンの入力が Low から High でインクリメント

bit 3: **PSA:** プリスケーラ割り当てビット
 1 = プリスケーラは WDT へ割り当て
 0 = プリスケーラはタイマ 0 へ割り当て

bit 2-0: **PS2:PS0:** プリスケーラ・レート選択ビット

ビット値	タイマ 0 レート	WDT レート
000	1 : 2	1 : 1
001	1 : 4	1 : 2
010	1 : 8	1 : 4
011	1 : 16	1 : 8
100	1 : 32	1 : 16
101	1 : 64	1 : 32
110	1 : 128	1 : 64
111	1 : 256	1 : 128

PIC12C5XX

4.5 OSCCAL レジスタ

オシレータ校正 (OSCCAL) レジスタは、内部 4MHz オシレータの校正用に使われます。このレジスタには、微小校正のための 4 ビットと、周波数の増減に使用する 2 ビットが含まれています。

図 4-6: OSCCAL レジスタ (ADDRESS 8FH)

R/W-0	R/W-1	R/W-1	R/W-1	R/W-0	R/W-0	U-0	U-0
CAL3	CAL2	CAL1	CAL0	—	—	—	—

ビット 7 ビット 0

bit 7-4: **CAL<3:0>**: 微小校正
bit 3-0: **なし**: '0' としてリードする

R = 読み出し可能ビット
W = 書き込み可能ビット
U = なし
'0' としてリード
- n = POR リセット時の値

図 4-7: OSCCAL レジスタ (アドレス 8FH) PIC12C508A/C509A

R/W-0	R/W-1	R/W-1	R/W-1	R/W-0	R/W-0	U-0	U-0
CAL3	CAL2	CAL1	CAL0	CALFST	CALSLW	—	—

ビット 7 ビット 0

bit 7-4: **CAL<3:0>**: 微小校正
bit 3: **CALFST**: 高速校正
1 = 周波数増加
0 = 不変
bit 2: **CALSLW**: 低速校正
1 = 周波数低減
0 = 不変
bit 1-0: **なし**: '0' としてリード

R = 読み出し可能ビット
W = 書き込み可能ビット
U = なし
'0' としてリードする
- n = POR リセット時の値

注意: CALFST = 1 で CALSLW = 1 の場合、CALFST が優先します。

4.6 プログラムカウンタ

プログラム命令が実行されているときは、プログラムカウンタ (PC) には次に実行されるプログラム命令のアドレスが入っています。命令が PC の値を変更しない限り、PC の値は毎命令サイクルで 1 ずつインクリメントされます。


GOTO 命令に関しては、PC のビット 8:0 が GOTO 命令ワードにより供給されます。PC ラッチ (PCL) は PC<7:0> に位置します。STATUS レジスタのビット 5 は、PC のビット 9 にページ情報を供給します。

CALL 命令または PCL が結果格納先になる命令に関しては、PC のビット 7:0 が再び命令ワードにより供給されます。しかし、PC<8> は命令ワードで指定できないので、常にクリアされます。(図 4-8)

PCL が結果格納先である命令、または PCL 変更命令には、MOVWF, ADDWF PCL および BSF PCL, 5 が含まれます。

注意 : PC<8> は CALL 命令または PCL 変更命令によりクリアされるので、すべてのサブルーチンコールまたは計算ジャンプは、プログラムメモリページ (512 ワード長) の最初の 256 ロケーションに限られます。

図 4-8: PIC 分岐命令のロード方法 - PIC12C5XX



4.6.1 リセットの影響

プログラムカウンタはリセットと同時にセットされます。これは PC が最終ページの最終ロケーション、すなわちオシレータの校正命令を示すということを意味します。MOVLW XX 実行後、PC は 00h のロケーションに進み、ユーザーコードの実行を開始します。

STATUS レジスタのページ選択ビットは、RESET と同時にクリアされますが、これはページ 0 が選択されたことを意味します。

したがって、リセットが行われると、プログラムは、ページビットの値が変更されるまで、GOTO 命令により自動的にページ 0 にジャンプすることになります。

4.7 スタック

PIC12C5XX には 12 ビット幅のハードウェア・プッシュ / ポップ・スタックがあります。

CALL 命令は、スタック 1 の現在の値をスタック 2 にプッシュし、(インクリメントされた)現在のプログラムカウンタ値をスタックレベル 1 にプッシュします。2 件を超える連続した CALL が実行された場合、最新の 2 リターン・アドレスのみが格納されます。

RETLW 命令は、スタックレベル 1 の内容をプログラムカウンタにポップし、スタックレベル 2 の内容をレベル 1 にコピーします。2 件を超える連続した RETLW が実行されると、スタックは以前にレベル 2 に格納されたアドレスでいっぱいになります。W レジスタには命令の中で指定されたリテラルがロードされるので注意してください。これは、プログラムメモリ内のデータルックアップテーブルの適用には特に有用です。

4.8 間接データアドレッシング：INDF および FSR レジスタ

INDF は物理的には存在しないレジスタです。INDF のアドレス指定は、実際にはアドレスが FSR レジスタ (FSR はポインタ) の内容のレジスタをアドレス指定します。これが間接アドレッシングです。

例 4-1: 間接アドレッシング

- レジスタファイル 07 には値 10h が入っています
- レジスタファイル 08 には値 0Ah が入っています
- 値 07 を FSR レジスタにロードします
- INDF レジスタのリードは 10h の値を返します
- FSR レジスタの値を 1 でインクリメントします (FSR=08)
- 間接レジスタのリードは、0Ah の値を返します

INDF 自体を間接的にリードすると (FSR=0)、00h となります。INDF レジスタへ間接的に書き込むと、ノーオペレーションになります。(ただし、STATUS ビットは影響を受けることがあります。)

間接アドレッシングを使用して RAM ロケーション 10h ~ 1Fh を初期化する簡単なプログラムを例 4-2 に示します。

例 4-1: 間接アドレッシングを使用した RAM の初期化

```

movlw 0x10 ;initialize pointer
movwf FSR ; to RAM
NEXT  clrf INDF ;clear INDF register
      incf FSR,F ;inc pointer
      btfs FSR,4 ;all done?
      goto NEXT ;NO, clear next

CONTINUE
    : ;YES, continue

```


FSR は 5 ビット幅のレジスタです。INDF レジスタと一緒に使用され、データメモリ領域を間接的にアドレス指定します。

FSR<4:0> ビットはデータメモリアドレス 00h ~ 1Fh の選択に使用されます。

PIC12C508: バンキングを使用しません。FSR<6:5> はありません。「1」としてリードされます。

PIC12C509: FSR<5> を使用します。バンク 0 とバンク 1 間を選択します。FSR<6> はありません。「1」としてリードされます。

図 4-9: 直接/間接アドレッシング



5.0 I/O ポート

他のすべてのレジスタと同様、I/O レジスタにもプログラム制御でリードやライトができます。しかし、リード命令 (MOVF、GPIO、W など) は、ピンの入・出力モードとは関係なく常に I/O ピンをリードします。リセット時は、I/O 制御レジスタがすべてセットされているので、すべての I/O ポートが入力と定義されます。(入力はハイインピーダンスです。)

5.1 GPIO

GPIO は 8 ビットの I/O レジスタで、下位 6 ビットのみが使用されます (GP5:GP0)。ビット 7 と 6 はないので、「0」としてリードされます。GP3 は入力専用ピンなので注意してください。コンフィギュレーションワードの設定によりいくつかの I/O ピンは機能を変更することができます。別の機能として動作しているときは、ピンはポートリードの時には「0」としてリードします。ピン GP0、GP1 および GP3 は、弱プルアップおよび変化によるウェイクアップを設定できます。変化によるウェイクアップおよび弱プルアップ機能はピン毎に選択可能ではありません。ピン 4 が MCLR として設定されている場合は、弱プルアップは常にオン状態で、このピンに対する変化によるウェイクアップはイネーブルにはなりません。

5.2 TRIS レジスタ

出力ドライバ制御レジスタには、TRIS f 機能の実行により、W レジスタの内容がロードされます。TRIS レジスタのビットが 1 の時そのビットに対応する出力ドライバはハイインピーダンスモードになります。0 の時は出力データラッチの内容をその選択されたピンに載せ、出力バッファをイネーブルにします。例外は、入力専用の GP3 と、オプションレジスタにより制御される可能性のある GP2 です。図 4-5 をご参照ください。

注意： ポートの読み出しは、ピンをリードするのであって、出力データラッチをリードするものではありません。つまり、ピンの出力ドライバがイネーブルでハイ状態であるが、外部回路がそのピンをローに引っ張っている場合は、そのポートはローとリードされます。

TRIS レジスタは、「ライト専用」レジスタで、リセットと同時にセットされます (出力ドライバはディセーブル)。

表 5-1: ポートレジスタ一覧


Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	パワーマネジメントでの値	MCLR と WDT 以外の値	ピン変化によるウェイクアップでの値
N/A	TRIS	I/O control registers								--11 1111	--11 1111	--11 1111
N/A	OPTION	GPWU	GPPU	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111	1111 1111
03H	STATUS	GPWUF	—	PA0	\overline{TO}	\overline{PD}	Z	DC	C	0001 1xxxx	000q quuuu	100q quuuu
06h	GPIO	—	—	GP5	GP4	GP3	GP2	GP1	GP0	--xx xxxxx	--uu uuuu	--uu uuuu

凡例： 網掛け部分はポートレジスタでは使用しません。0 とリードされます。- = なし、0 とリードされます。x = 不明 u = 不変 q = 値については第 7.7 項をご参照ください。

5.3 I/O インターフェース

I/O ポートピンの等価回路を図 5-1 に示します。入力専用の GP3 を除くすべてのピンは入力および出力のどちらでも使用できます。入力に関しては、これらのピンはラッチなしです。入力命令 (例えば、MOVE、GPIO、GPIO) によりリードする時には、入力がなければなりません。出力はラッチされ、出力ラッチが再度ライトされるまでは不変で維持されます。ポートピンを出力として使用するには、対応する TRIS の方向制御ビットをクリアします (=0)。入力ピンとして使用するには、対応する TRIS ビットをセットします。どの I/O ピンも (GP3 以外は) 入力または出力として個別にプログラム選択することができます。

図 5-1: I/O ピンの等価回路



5.4 I/Oプログラミングの注意点

5.4.1 双方向 I/O ポート

いくつかの命令は内部でリード後、ライトを行うものがあります。例えば、BCF および BSF 命令は、ポート全体を CPU にリードして、ビット操作を実行した後、その結果を再びライトします。このような命令が、1 本ないし数本のピンが入力と出力を兼ねて使用されるポートに対して実行されるときには、注意が必要です。例えば、GPIO のビット 5 で BSF では GPIO の 8 ビットすべてが CPU にリードされ、ビット 5 がセットされ、GPIO 値が出力ラッチにライトされます。GPIO の別のビットが双方向の I/O ピン（仮にビット 0）として使用されており、その時入力として使用されている場合、そのピンに入力されている信号が CPU にリードされ、このピンのデータラッチに再度ライトして、元の内容を上書きすることになります。ピンが入力モードのままでは問題は起こりません。しかし、ビット 0 がその後出力モードに切り替えられた場合、データラッチの内容は不明になる恐れがあります。

例 5-1 は I/O ポートでの 2 つの連続したリード・モディファイ・ライト命令（BCF、BSF など）を示します。

ハイまたはローを出力しているピンに対しては、同時にピンのレベル変更のためのドライブを外部デバイスから行わないでください。（"wired-or"、"wired-and"）高出力電流によってチップが損傷を受ける場合があります。

例 5-1: I/O ポートでのリード・モディファイ・ライト命令


```

;Initial GPIO Settings
; GPIO<5:3> Inputs
; GPIO<2:0> Outputs
;
;
;          GPIO latch  GPIO pins
;          -----  -----
BCF  GPIO, 5  ;--01 -ppp  --11 pppp
BCF  GPIO, 4  ;--10 -ppp  --11 pppp
MOVLW 007h
;
TRIS GPIO  ;--10 -ppp  --11 pppp
;
;Note that the user may have expected the pin
;values to be --00 pppp. The 2nd BCF caused
;GP5 to be latched as the pin value (High).
    
```

5.4.2 I/O ポートの連続動作

I/O ポートへの実際のライトは命令サイクルの最後に起こりますが、リードに関しては、データは命令サイクルの始めに有効でなければいけません（図 5-2）。そのためにライトに続くリードが同じポートに対して実行された場合には注意が必要です。その次の命令で CPU へのリードが実行される前に、（外部負荷による）ピン電圧が安定できる順序で命令の実行をする必要があります。そうでないと、そのピンの新しい状態でなく前の状態が CPU に読み込まれてしまうことがあります。不確かな場合は NOP またはこの I/O ポートをアクセスしない他の命令を使用し、ポートをアクセスする命令が連続しないようにしてください。

図 5-2: I/O の連続動作



6.0 TIMER0 モジュールおよび TMR0 レジスタ

TIMER0 モジュールには次の機能があります。

- 8 ビットタイマ / カウンタ・レジスタ、TMR0
 - リードおよびライト可能
- ソフトウェア・プログラム可能な 8 ビットプリスケアラ
 - 外部クロック用エッジ選択
- 内部または外部クロック選択
 - 外部クロック用エッジ選択

図 6-1 はタイマ 0 モジュールの概略ブロック図です。


タイマモードは TOCS ビットのクリアにより選択されます (OPTION<5>)。タイマモードではタイマ 0 は (プリスケアラなしの場合) 命令サイクル毎にインクリメントします。TMR0 レジスタにライトが実行された場合、インクリメントは続く 2 サイクルはインクリメントされません (図 6-2、6-3)。ユーザは TMR0 レジスタに値を書き込むことによりそれを調整することができます。

カウンタモードを選択するには TOCS ビットをセットします (OPTION<5>)。このモードではタイマ 0 は TOCKI ピンの立ち上がりまたは立ち下がりエッジ毎にインクリメントします。TOSE ビット (OPTION<4>) はソースエッジを決定します。TOSE ビットのクリアにより立ち上がりエッジが選択されます。外部クロック入力の制限事項については、詳細を第 6.1 項で説明します。

プリスケアラはタイマ 0 モジュールまたはウォッチドッグタイマのどちらかで使用される場合がありますが、両方で使用されることはありません。プリスケアラの指定はコントロールビット PSA (OPTION<3>) によりソフトウェアで選択されます。PSA ビットがクリアの場合、プリスケアラはタイマ 0 に割り当てられます。プリスケアラはリードもライトもできません。プリスケアラがタイマ 0 モジュールに割り当てられたとき、プリスケアラ値は 1:2、1:4、から 1:256 までが選択できます。プリスケアラの動作に関しては、第 6.2 項で説明します。

タイマ 0 モジュールに関連したレジスタの概要を表 6-1 に示します。

図 6-1: タイマ 0 ブロック図



PIC12C5XX

図 6-2: タイマ0のタイミング：内部クロック / プリスケールなし




図 6-3: タイマ0のタイミング：内部クロック / プリスケール1:2




表 6-1: タイマ0に関連したレジスタ：

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	ハワーカレットでの値	MCLR と WDT リセットでの値	ピン変更時のリセットでの値
01h	TMR0	Timer0 - 8-bit real-time clock/counter								xxxx xxxx	uuuu uuuu	uuuu uuuu
N/A	OPTION	GPWU	GPPU	TOCS	TOSE	PSA	PS2	PS1	PS0	1111 1111	1111 1111	1111 1111
N/A	TRIS	I/O control registers								--11 1111	--11 1111	--11 1111

凡例： 網掛け部分はタイマ0では使用しません、-=なし、x=不明、u=不変

6.1 外部クロックによるタイマ0の使用法

外部クロックがタイマ0に入力されるときは、必要条件を満たさなければなりません。その必要条件は内部位相クロック (Tosc) との同期によるものです。また同期後、タイマ0の実際のインクリメントまで少しの遅れがあります。

6.1.1 外部クロック同期

プリスケラを使用しない時、外部クロック入力とはプリスケラ出力と同じです。T0CKI の内部位相クロックとの同期は内部位相クロックの Q2 と Q4 サイクルでプリスケラ出力をサンプリングすることにより行います (図 6-4)。したがって、T0CKI は最低 2Tosc の間ハイ (20ns の微小 RC 遅延時間) と最低 2Tosc の間ロー (20ns の微小 RC 遅延時間) になっている必要があります。デバイスの電氣的仕様を参照してください。

プリスケラを使用する時、そのプリスケラ出力が対称となるように、外部クロック入力は非同期リップルカウンタ型プリスケラにより分周されます。外部クロックがサンプリングの必要条件を満たすためには、リップルカウンタに注意しなければなりません。したがって、T0CKI は最低 4Tosc (40ns の微小 RC 遅延時間) をプリスケラ値で割った周期でなければいけません。T0CKI のハイタイムとロータイムの必要条件だけが、10ns の最低パルス幅の条件に違反しないということです。必要なデバイスの電氣的仕様についてはパラメータ 40、41 および 42 を参照してください。


6.1.2 タイマ0のインクリメントの遅延時間

プリスケラ出力は内部クロックに同期しているので、外部クロックのエッジが発生した時からタイマ0モジュールが実際にインクリメントする時まで少しの遅れがあります。図 6-4 に外部クロックのエッジからタイマがインクリメントするまでの遅れを示します。

6.1.3 GP2 TRIS における OPTION レジスタの影響

T0CS ビット (OPTION<5>) がセットされた場合、ポートはTRISレジスタの設定に関係なく強制的に入力になります。

図 6-4: 外部クロックによるタイマ0のタイミング



6.2 プリスケアラ

8 ビットカウンタは、タイマ 0 モジュール用のプリスケアラとして、または、ウォッチドッグタイマ用のポストスケアラとして使用できます(第 7.6 項)。簡略化のためにこのデータシートでは、このカウンタを「プリスケアラ」と呼びます。プリスケアラはタイマ 0 モジュールと WDT のどちらかに使用できますが、両方に使用することはできないので注意してください。したがって、プリスケアラがタイマ 0 モジュールに指定されている場合は、WDT 用のプリスケアラはないということです。またこの逆も言えます。

PSA および PS2:PS0 ビット (OPTION<3:0>) がプリスケアラの割り当てとプリスケール比を決定します。

タイマ 0 モジュールに指定されているときは、TMR0 レジスタへの全ての書き込み (例えば、CLRWF 1、MOVWF 1、BSF 1、x 等) によりプリスケアラがクリアされます。WDT に割り当てられているときは、CLRWDT 命令によりプリスケアラと WDT がクリアされます。プリスケアラはリードもライトもできません。リセット時にはプリスケアラの値はすべて 0 になります。

6.2.1 プリスケアラ割り当ての切り替え

プリスケアラの割り当ては完全にソフトウェア制御です。(すなわち、プログラム実行中に変更することができます。) 望まないデバイスリセットを避けるために、プリスケアラの割り当てをタイマ 0 から WDT に変更するときは、次のような順序で命令 (例 6-1) を実行する必要があります。

例 6-1: プリスケアラの変更 (タイマ 0 WDT)

```

1. CLRWDT           ;Clear WDT
2. CLRWF   TMR0    ;Clear TMR0 & Prescaler
3. MOVLW   '00xx1111'b;These 3 lines (5, 6, 7)
4. OPTION           ; are required only if
                   ; desired
5. CLRWDT           ;PS<2:0> are 000 or 001
6. MOVLW   '00xx1xxx'b ;Set Postscaler to
7. OPTION           ; desired WDT rate
    
```


プリスケアラを WDT からタイマ 0 モジュールに変更する場合は、例 6-2 に示すシーケンスを使用してください。このシーケンスは WDT がディセーブルになっていても使用する必要があります。プリスケアラを切り替える前に CLRWDT 命令を実行してください。

例 6-2: プリスケアラの変更 (WDT タイマ 0)

```

CLRWDT           ;Clear WDT and
                 ;prescaler
MOVLW   'xxxx0xxx' ;Select TMR0, new
                 ;prescale value and
                 ;clock source
OPTION
    
```

図 6-5: タイマ 0 / WDT プリスケアラのブロック図



7.0 CPU の特殊機能

マイクロコントローラが他のプロセッサと異なるのは、リアルタイムのアプリケーションに適した特殊回路を有する点です。PIC12C5XX ファミリーのマイクロコントローラにはシステムの信頼性を最大限に高めたり、外部部品の削除によりコストを最小限にしたり、消費電力削減モードを備えたり、コードを保護するために考えられた次のような多数の機能があります。

- オシレータ選択
- リセット
 - パワーオンリセット (POR)
 - デバイスリセットタイマ (DRT)
 - ピン変化によるスリープからのウェイクアップ
- ウォッチドッグタイマ (WDT)
- スリープ
- コードプロテクション
- ID
- インサーキットシリアルプログラミング

PIC12C5XX にはコンフィグレーションビット WDTE によってのみ停止できるウォッチドッグタイマがあります。それは信頼性を上げるために、専用の RC オシレータで動作します。XT または LP オシレータを選択している場合、常にデバイスリセットタイマ (DRT) による 18ms (公称) の遅延があり、水晶オシレータが安定するまでチップがリセット状態を保つようにしています。INTRC または EXTRC を選択している場合は、 V_{DD} 電源投入時のみ 18ms の遅延があります。このようなチップに内蔵されたタイマにより、多くのアプリケーションでは外部リセット回路が必要ありません。

スリープモードは非常に少ない消費電力のモードを実現するように設計されています。入力ピンの変化またはウォッチドッグタイマのタイムアウトによりスリープからウェイクアップすることができます。内部 4MHz オシレータをはじめとするオシレータのオプションによっても、アプリケーションにより適応させることができます。EXTRC オシレータオプションによりシステムコストを節約し、LP 水晶オプションにより消費電力を節約します。コンフィギュレーションビットの設定により各種オプションを選択できます。

7.1 コンフィグレーションビット

PIC12C5XX のコンフィグレーションワードは 5 ビットで構成されています。コンフィグレーションビットをプログラムして各種デバイス設定を選択することができます。2 ビットはオシレータの種類を選択に、1 ビットはウォッチドッグタイマのイネーブルビット、1 ビットは MCLR のイネーブルビットです。1 ビットはコードプロテクションビットです (図 7-1)。

図 7-1: PIC12C5XX のコンフィグレーションワード

	—	—	—	—	—	—	—	MCLRE	CP	WDTE	FOSC1	FOSC0	
bit 11	10	9	8	7	6	5	4	3	2	1	bit0	Register: CONFIG	Address ⁽¹⁾ : FFFh
bit 11-5:	なし												
bit 4:	MCLRE: $\overline{\text{MCLR}}$ イネーブルビット 1 = $\overline{\text{MCLR}}$ イネーブルピン 0 = MCLR は V_{DD} に (内部で) 接続												
bit 3:	CP: コードプロテクションビット 1 = コードプロテクションオフ 0 = コードプロテクションオン												
bit 2:	WDTE: ウォッチドッグタイマイネーブルビット 1 = WDT イネーブル 0 = WDT ディセーブル												
bit 1-0:	FOSC1:FOSC0: オシレータ選択ビット 11 = EXTRC - 外部 RC オシレータ 10 = INTRC - 内部 RC オシレータ 01 = XT オシレータ 00 = LP オシレータ												
<p>注意 1: コンフィグレーションワードへのアクセス方法は、PIC12C5XX プログラミング仕様を参照してください。このレジスタはデバイスの動作中はユーザによるアドレス指定ができません。</p>													

PIC12C5XX

7.2 オシレータの構成

7.2.1 オシレータの種類

PIC12C5XXは4つのオシレータモードで動作できます。2ビットのコンフィギュレーションビット (F0SC1: F0SC0) をプログラムして、以下の4種類のモードから1つを選択することができます。

- LP: 低消費電力水晶
- XT: 水晶 / リゾネータ
- INTRC: 内部 4MHz RC オシレータ
- EXTRC: 外部 RC

7.2.2 水晶発振子 / セラミックリゾネータ

XT または LP モードでは、水晶またはセラミックリゾネータを GP5/OSC1/CLKIN および GP4/OSC2 ピンに接続して発振させます (図 7-1)。PIC12C5XX のオシレータは設計上パラレルカットの水晶を使用する必要があります。シリーズカットの水晶を使用した場合、水晶製造会社の規格外の周波数となることがあります。また、XT または LP モードの場合、GP5/OSC1/CLKIN ピンに外部クロック信号を入力することができます (図 7-3)。

図 7-2: 水晶 (またはセラミックリゾネータ) の動作 (XT または LP モードの OSC 構成)




図 7-3: 外部クロック入力動作 (XT または LP の OSC 構成)




表 7-1: セラミックリゾネータ用コンデンサセレクション表 - PIC12C5XX

Osc Type	Resonator Freq	Cap. Range C1	Cap. Range C2
XT	4.0 MHz	30 pF	30 pF

上記の値は、設計ガイダンスを示すためのものです。それぞれのリゾネータにはそれぞれ特性があるので、外部部品の適正值についてはリゾネータの製造元にお問い合わせください。

表 7-2: 水晶オシレータ用コンデンサセレクション表 - PIC12C5XX

Osc Type	Resonator Freq	Cap. Range C1	Cap. Range C2
LP	32 kHz ⁽¹⁾	15 pF	15 pF
XT	200 kHz	47-68 pF	47-68 pF
	1 MHz	15 pF	15 pF
	4 MHz	15 pF	15 pF

注意 1 VDD > 4.5V、C1 = C2 ≈ 30pF を推奨します。

上記の値は設計ガイダンスを示すためのものです。XT モードでは低駆動レベルの仕様を持つ水晶をオーバードライブしないように RS が必要となる場合があります。それぞれの水晶にはそれぞれ特性があるので、外部部品の適正值については水晶の製造元にお問い合わせください。

7.2.3 外部水晶オシレータ回路

オシレータモジュールやTTLゲートを使用した簡易オシレータ回路は、外部水晶オシレータ回路として使用することができます。オシレータモジュールは広い動作範囲と良い安定性をもっています。良く設計された水晶オシレータはTTLゲートで良い性能を発揮します。2種類的水晶オシレータ回路は、直列共振または並列共振として使用できます。

図 7-4 に並列共振オシレータ回路の構成を示します。この回路は水晶の基本周波数を使用するために設計されています。74AS04 インバータは並列オシレータに必要な 180 度の位相シフトをおこないます。4.7k の抵抗は安定用のネガティブフィードバックのためです。10k のポテンションメータは 74AS04 を線形領域で使用するためのバイアス用です。この回路は外部オシレータの設計に使用することができます。

図 7-4: 外部並列共振水晶オシレータ回路





図 7-5 に直列共振オシレータ回路を示します。この回路も水晶の基本周波数を使用するために設計されています。インバータは直列共振オシレータ回路での 180 度の位相シフトを行います。330 の抵抗はインバータを線形領域にバイアスするためにネガティブフィードバックを構成します。

図 7-5: 外部直列共振水晶オシレータ回路



7.2.4 外部 RC オシレータ

それほどタイミング精度を必要としないアプリケーションではRCデバイスを使用すればさらにコストを節約できます。RC オシレータ周波数は供給電圧、抵抗 (R_{ext}) やコンデンサ (C_{ext}) の値、および動作温度により変わります。それ以外にも、オシレータ周波数は通常の生産パラメータのばらつきにより、同じ製品でもデバイスにより異なります。さらに、パッケージの種類によるリードフレーム容量の差も、とくに低い C_{ext} の値で、発振周波数に影響を与えます。外部に使用する R と C の部品に誤差があるため、そのばらつきを考慮する必要があります。


図 7-6 に R/C の組み合わせがどのように PIC12C5XX に接続されるかを示します。2.2k より小さい R_{ext} 値では、オシレータ動作が不安定になるか、停止する場合があります。非常に大きい R_{ext} 値 (例えば 1M) では、オシレータはノイズや湿度やリーク電流の影響を受けやすくなります。したがって、 R_{ext} 値は 3k から 100k の間をお勧めします。

オシレータは外部のコンデンサが無くても ($C_{ext}=0pF$) 動作しますが、ノイズ対策や安定のために 20pF より大きいコンデンサの使用をお勧めします。外部容量が無い小さいと、PCBのトレース容量やパッケージのリードフレーム容量などの外部容量の変化で、発振周波数が非常に異なることがあります。

製造工程のばらつきによるデバイスごとのRC周波数のばらつきに関しては、電気的特性の項をご覧ください。R が大きければ大きいほど (リーク電流のばらつきは R が大きいほど RC 周波数に影響するため) C が小さければ小さいほど (入力容量のばらつきが RC 周波数に大きな影響を与えるため) ばらつきが大きくなります。

また、 R_{ext}/C_{ext} の値と V_{DD} による発振周波数のばらつきと、R、C、 V_{DD} の値と動作温度による周波数のばらつきに関しては、電気的特性の項をご覧ください。

図 7-6: 外部 RC オシレータモード



7.2.5 内部 4MHz RC オシレータ

内部 RC オシレータは $V_{DD}=5V$ 、25 で 4MHz 固定 (公称) のシステムクロックを供給します。電圧と温度によるばらつきについては「電気的特性」の項をご覧ください。

さらに、内部 RC オシレータ用の校正値を含む命令がプログラムメモリの最後にプログラムされています。校正値 XX はリセットベクタに `MOVLW XX` の形で (デバイス毎に、および工場出荷時に) プログラム書き込みされています。

リセットが発生すると、その命令を実行するので、W レジスタに校正値がロードされます。その後、プログラムカウンタがロールオーバーして、プログラムは 0 番地から実行します。ユーザーは、内部 RC オシレータを校正する場合は、OSCCAL レジスタ (05h) に校正値をライトします。

OSCCAL レジスタに校正値が書き込まれると、製造プロセスによるデバイスごとの発振周波数のばらつきを小さくするように内部 RC オシレータを調整します。

注意： デバイスのプログラムメモリを紫外線消去すると、内部オシレータ用にプログラムされている校正値も消去されるので注意してください。校正値は、後で正しく再プログラム書き込みできるように、消去する前にリードしておく必要があります。

PIC12C508A と PIC12C509A ではビット <7:4>、CAL3-CAL0 が微小校正に使用され、ビット 3、CALFST とビット 2、CALSLW が粗い調整に使用されます。CAL3-0 を 0000 から 1111 に調整すると、クロック速度が速くなります。周波数を高くするには CALFST=1、周波数を低くするには CALSLW=1 にセットしてください。(CALFST=1 と CALSLW=1 の両方をセットすると、CALFST=1 のみをセットした時と同じ結果になります。将来のデバイスとの互換性のため OSCAL を変更する時は、OSCCAL のビット 1 と 0 は、0 としてライトしてください。

PIC12C508 と PIC12C509 では、将来のより長いビット長の校正方法に対応できるようにレジスタの上位 4 ビットが使用されます。校正値が大きいほどクロック速度は速くなります。

7.3 リセット

PIC12C5XX では各種リセットに区別があります。

- a) パワーオンリセット (POR)
- b) 通常動作時の \overline{MCLR} リセット
- c) スリープ中の \overline{MCLR} リセット
- d) 通常動作時の WDT タイムアウトリセット
- e) スリープ中の WDT タイムアウトリセット
- f) ピン変化による SLEEP からのウェイクアップ

レジスタの中にはリセットされないものがあります。POR では不明で、他のリセットでは不変になります。他のほとんどのレジスタは通常動作時には、パワーオンリセット (POR)、 \overline{MCLR} 、WDT またはピン変化によるウェイクアップリセットで「リセット状態」にリセットさ

れます。リセットされないレジスタはスリープ中の WDT リセットやスリープ中の \overline{MCLR} リセットでは値が変化しません。通常動作の再開とみなされます。TO、PD および GPWUF ビットは例外で、発生したりリセットの種類によってセットまたはクリアされます。これらのビットは、どのリセットが発生したかを判断するためにソフトウェアで使用されます。レジスタのリセット状態の詳細については、表 7-3 をご参照ください。

表 7-3: レジスタのリセット状態

レジスタ	アドレス	パワーオンリセット	MCLR リセット WDT タイムアウト ピン変化によるウェイクアップ
W	—	qqqq xxxx (1)	qqqq uuuu (1)
INDF	00h	xxxx xxxx	uuuu uuuu
TMR0	01h	xxxx xxxx	uuuu uuuu
PC	02h	1111 1111	1111 1111
STATUS	03h	0001 1xxx	?00? ?uuu (2)
FSR (12C508/12C508A)	04h	111x xxxxx	111u uuuu
FSR (12C509/12C509A)	04h	110x xxxxx	11uu uuuu
OSCCAL(12C508/ 12C509)L	05h	0111 ----	uuuu ----
OSCCAL(12C508A/ 12C509A)	05h	0111 00--	uuuu uu--
GPIO	06h	--xx xxxxx	--uu uuuu
OPTION	—	1111 1111	1111 1111
TRIS	—	--11 1111	--11 1111

凡例： u= 不変、x= 不明、-= なし、0 としてリードされる、?= リセットの種類により変化する値

注意 1: W レジスタのビット <7:4> には、プログラムメモリの最後にある MOV LW XX 命令による内部 RC オシレータ校正値があります。

注意 2: 指定した条件に対するリセット値については、表 7-7 をご覧ください。

表 7-4: 特殊レジスタのリセット状態


	STATUS Addr: 03h	PCL Addr: 02h
パワーオンリセット	0001 1xxx	1111 1111
通常動作時の MCLR リセット	000u uuuu	1111 1111
SLEEP 時の MCLR リセット	0001 0uuuu	1111 1111
SLEEP 時の WDT リセット	0000 0uuu	1111 1111
通常動作時の WDT リセット	0000 1uuu	1111 1111
ピン変化による SLEEP からのウェイクアップ	1001 0uuu	1111 1111

凡例： u= 不変、x= 不明、-= なし、0 としてリードされる。

7.3.1 MCLR イネーブル

このコンフィギュレーションビットは、プログラムされていない(「1」の状態)時、外部 MCLR 機能をイネーブルします。プログラムされると、MCLR 機能は内部 V_{DD} に接続され、そのピンは GPIO に割り当てられます。図 7-7 をご覧ください。

図 7-7: MCLR 選択



7.4 パワーオンリセット (POR)

PIC12C5XX ファミリーはオンチップのパワーオンリセット回路を有しており、多くの電源投入状況に対して内部でチップリセットを行います。

V_{DD} の立ち上がりが検出された時パワーオンリセットのパルスがチップ内で発生します。内部 POR を利用するには、GP3/MCLR/V_{pp} ピンを MCLR としてプログラムして、V_{DD} に直接接続するか、または、そのピンを GP3 としてプログラムします。内部の弱プルアップ抵抗はトランジスタを使用しています。プルアップ抵抗の値については、表 10-6 を参照してください。これにより、通常パワーオンリセットに必要とされる外部の RC が削除できます。V_{DD} は最大立ち上がり時間が規定されています。詳しくは、電気的特性をご覧ください。

デバイスが通常動作を開始する(リセットから抜ける)時、デバイスの動作を確実にするため、動作パラメータ(電圧、周波数、温度など)は条件を満たさなければなりません。これらのデバイスは動作パラメータが規定内に達するまでリセットを保持する必要があります。

オンチップのパワーオンリセット回路の簡略ブロック図を図 7-8 に示します。

パワーオンリセット回路とデバイスリセットタイマには(第 7.5 項)近い関係があります。電源投入により、リセットラッチがセットされ DRT がリセットされます。DRT タイマは、MCLR がハイになったのを検出するとカウントを開始します。通常 18ms のタイムアウト後、DRT タイマはリセットラッチをリセットし、オンチップのリセット信号が終了します。

MCLR がローになっている時のパワーアップ例を図 7-9 に示します。V_{DD} は MCLR がハイになる前に立ちあがり安定しています。チップは、実際には MCLR がハイになってから T_{DRT} ミリ秒後にリセットから抜けます。

図 7-10 では、オンチップのパワーオンリセット機能が使用されています。(MCLR は V_{DD} に接続されているか、GP3 としてプログラムされています)。スタートアップタイマがタイムアップする前に V_{DD} が安定しているため、適切なリセットが行われます。しかし、図 7-11 では V_{DD} の立ち上がりが遅すぎる時の問題を示しています。DRT が MCLR がハイになっているのを検出してから、MCLR (および V_{DD}) が実際に完全な値になるまでの時間が長すぎます。このような条件では、スタートアップタイマがタイムアウトになった時 V_{DD} は V_{DD}(min) に達していないため、チップが正しく動作する保証はありません。このような状況では、外部 RC 回路を使用して POR の遅延時間を長くすることをお勧めします。

注意: デバイスが通常動作を開始する(リセットから抜ける)時、デバイスの動作を確実にするため、動作パラメータ(電圧、周波数、温度など)は条件を満たさなければなりません。これらのデバイスは動作パラメータが規定内に達するまでリセットを保持する必要があります。

詳細は、「アプリケーションノート」Power-Up Considerations - AN522 および「Trouble Shooting」- AN607 を参照してください。

図 7-8: オンチップリセット回路の簡略ブロック図




図 7-9: 電源投入時のタイムアウトシーケンス (MCLR はロー)




図 7-10: 電源投入時のタイムアウトシーケンス (MCLR は VDD に接続): VDD の立ち上がりが速い





図 7-11: 電源投入時のタイムアウトシーケンス(MCLR は V_{DD} に接続): V_{DD} の立ち上がりが遅い



7.5 デバイスリセットタイマ

PIC12C5XX では、DRT はデバイスの電源投入時はいつでも動作します。DRT はリセットから動作し、オシレータの選択により変わります。(表 7-5 参照)

デバイスリセットタイマ(DRT) はリセット時に公称 18 ミリ秒のタイムアウトを供給します。DRT は内部 RC オシレータにより動作します。プロセッサは DRT が動作している限りはリセット状態を保持します。DRT の遅延の間に V_{DD} は $V_{DD \min}$ より上に立ち上がることができ、オシレータは安定することができます。

水晶やセラミックリゾネータを使用するオシレータ回路は電源投入後、発振が安定するまで一定時間を必要とします。オンチップの DRT は、MCLR がロジックのハイ ($V_{IH \text{ MCLR}}$) レベルに達した後、約 18 ミリ秒間デバイスのリセット状態を維持します。したがって、GP3/MCLR/ V_{pp} を MCLR としてプログラムして、外部 RC を MCLR 入力に接続することはほとんどの場合に必要ないので、アプリケーションのコストやスペースの節約にもなります。また、GP3/MCLR/ V_{pp} を汎用の入力ピンとして使用できます。

デバイスリセットタイマの遅延時間は、 V_{DD} や温度や生産プロセスのばらつきにより、チップ毎に異なります。詳細は、AC パラメータをご覧ください。

デバイスリセットタイマは、ウォッチドッグタイマのタイムアウトによっても (XT および LP モードの場合のみ) トリガーされます。WDT を使用して SLEEP モードから自動的にウェイクアップするアプリケーションでは注意が必要です。

7.6 ウォッチドッグタイマ

ウォッチドッグタイマは外部部品を必要としないフリーランのオンチップ RC オシレータで動作します。この RC オシレータは GP5/OSC1/CLKIN ピンや内部 4MHz オシレータとは独立しています。これは、例えば、SLEEP 命令の実行によりメインプロセッサのクロックが止まった場合でも WDT は動作するということです。通常動作または SLEEP 中は、WDT リセットまたはウェイクアップリセットはデバイスリセットとなります。

T0 ビット (STATUS<4>) は、ウォッチドッグタイマのリセットの場合にクリアされます。

WDT はコンフィグレーションビット WDTE を 0 にプログラムすることで、永久に無効にすることができます (第 7.1 項)。コンフィグレーションワードへのアクセス方法については、PIC12C5XX のプログラミング仕様を参照してください。

表 7-5: DRT (デバイスリセットタイマの時間)

オシレータ構成	POR リセット	後続のリセット
IntRC & ExtRC	18 ms (typical)	300 μ s (typical)
XT & LP	18 ms (typical)	18 ms (typical)

7.6.1 ウォッチドッグタイマの周期

ウォッチドッグタイマのタイムアウト周期は公称18msです（プリスケラなしの場合）。18ms より長いタイムアウト周期が必要な場合は、OPTION レジスタで分周率 1:128 までのプリスケラを（ソフトウェアにより）WDT に割り当てることができます。これにより、公称 2.3 秒のタイムアウト周期の実現が可能です。この周期は温度、 V_{DD} およびデバイスごとの生産プロセスによりばらつきます（DC 仕様をご覧ください）。

最悪の状態（ V_{DD} =Min.、温度 = Max.、Max.WDT プリスケラ）では、WDT のタイムアウトが発生するまでに数秒かかる場合があります。

7.6.2 WDT プログラミングの注意点

CLRWDT 命令は WDT とポストスケラ（WDT に割り当てられている場合）をクリアし、タイムアウトやデバイスリセットの発生を防ぎます。

SLEEP 命令は WDT と、ポストスケラ（WDT に割り当てられている場合）をクリアします。これにより、WDT のウェイクアップリセットまでに最大のスリープ時間となります。

図 7-12: ウォッチドッグタイマのブロック図




表 7-6: ウォッチドッグタイマに関連したレジスタの概要

アドレス	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	パワーオンリセットでの値	MCLR と WDT リセットでの値	ピン変化によるウェイクアップでの値
N/A	OPTION	GPWU	GPPU	TOCS	TOSE	PSA	PS2	PS1	PS0	1111 1111	1111 1111	1111 1111

網掛け部分 = ウォッチドッグタイマでは使用しない。 - = なし、0 としてリードする。

PIC12C5XX

7.7 タイムアウトシーケンス、パワーダウン、スリープからのウェイクアップ・ステータスビット (TO/PD/GPWUF)

STATUS レジスタの \overline{TO} 、 \overline{PD} および GPWUF ビットは、リセット状態が電源投入により発生したのか、または、MCLR またはウォッチドッグタイマ(WDT) リセットにより発生したのかを識別するためにテストすることができます。

表 7-7: リセット後の $\overline{TO}/\overline{PD}/\overline{GPWUF}$ ビット

GPWUF	\overline{TO}	\overline{PD}	リセット発生源
0	0	0	WDT の SLEEP からのウェイクアップ
0	0	1	WDT タイムアウト (SLEEP からではない場合)
0	1	0	MCLR の SLEEP からのウェイクアップ
0	1	1	パワーアップ
0	u	u	SLEEP 中ではない MCLR
1	1	0	ピン変化による SLEEP からのウェイクアップ

凡例: u = 不変

注意 1: \overline{TO} 、 \overline{PD} および GPWUF ビットはリセットが発生するまでその状態 (u) を保ちます。MCLR 入力のローパルスにより \overline{TO} 、 \overline{PD} および GPWUF の STATUS ビットが変わることはありません。

これらの STATUS ビットは、表 7-8 に記載したイベントにのみ影響を受けます。

表 7-8: $\overline{TO}/\overline{PD}$ STATUS ビットに影響するイベント

イベント	GPWUF	\overline{TO}	\overline{PD}	備考
電源投入	0	1	1	
WDT タイムアウト	0	0	u	\overline{PD} には影響なし
SLEEP 命令	u	1	0	
CLRWDT 命令	u	1	1	
ピン変化による SLEEP からのウェイクアップ	1	1	0	

凡例: u = 不変

WDT タイムアウトは、 \overline{TO} ビットの状態に関係なく発生します。SLEEP 命令は \overline{PD} ビットの状態に関係なく実行されます。表 7-7 に、対応するイベントの後の \overline{TO} および \overline{PD} ビットの状態を表します。

表 7-7 は特殊機能レジスタのリセット状態のリストです。また、表 7-3 はレジスタのリセット状態のリストです。

7.8 ブラウンアウトによるリセット

ブラウンアウトとは、デバイスの電源電圧が $V_{DD\ min}$ より低くなり、かつ、ゼロとはならないうちに元にもどる状態です。デバイスは、ブラウンアウトとなった時にはリセットされる必要があります。

ブラウンアウトが発生したとき PIC12C5XX をリセットするために、図 7-13 および図 7-14 に示すように外部ブラウンアウト保護回路が必要な場合があります。

図 7-13: ブラウンアウト保護回路 1





図 7-14: ブラウンアウト保護回路 2



7.9 パワーダウンモード (スリープ)

デバイスはパワーダウン(スリープ)して、後にパワーアップ(スリープからのウェイクアップ)させることができます。

7.9.1 スリープ

SLEEP命令を実行すると、デバイスはパワーダウンモードに入ります。

WDT がイネーブルの時は、ウォッチドッグタイマはクリアされますが動作は継続、T0 ビット (STATUS<4>) はセット、PD ビット (STATUS<3>) はクリア、オシレータドライバは発振を停止します。I/O ポートは、SLEEP 命令を実行する前の状態を維持します (ハイまたはローを出力、またはハイインピーダンス)。

WDT のタイムアウトにより発生したリセットは、MCLR ピンをローにドライブしません。

パワーダウン中の消費電流を最小限に抑えるために、TOCKI 入力は V_{DD} または V_{SS} に、GP3/MCLR/ V_{pp} ピンは MCLR がイネーブルである時はロジックハイレベル (V_{IHMC}) にする必要があります。

7.9.2 スリープからのウェイクアップ

以下のイベントによって、デバイスはスリープからウェイクアップします。

1. MCLRとして構成されている時のGP3/MCLR/ V_{pp} ピンへの外部リセット入力
2. ウォッチドッグタイマのタイムアウトリセット (WDT がイネーブルの時)
3. ピン変化によるウェイクアップがイネーブルの時の入力ピン GP0、GP1 または GP3/MCLR/ V_{pp} の変化

これらのイベントはデバイスリセットとなります。T0、PD および GPWUF ビットを使用してデバイスリセットの要因を識別することができます。WDT タイムアウトが発生した場合 (ウェイクアップした場合も) T0 ビットがクリアされます。PD ビットは電源投入によりセットされますが、スリープが発生した時にクリアされず、GPWUF ビットはスリープ中に GP0、GP1 および GP3 ピンにレベル変化があったことを示します。(最後に実行したGPポートのリードまたはビット操作命令からのレベル変化)。

注意: SLEEP モードに入る直前に入力ピンをリードしてください。SLEEP 中はピンの値が最後にリードした状態からのピン変化によりウェイクアップが発生します。変化によるウェイクアップが発生した後、ピンをリードせずにサイド SLEEP 命令を実行すると、スリープモード中にピン変化がない場合でも直ちにウェイクアップが発生します。

WDT は、ウェイクアップの要因に関係なく、デバイスがスリープからウェイクアップした時にクリアされます。

7.10 プログラムベリファイ/コードプロテクション

コードプロテクションビットがプログラムされていない場合は、チップ内のプログラムメモリはベリファイを目的として読み出しすることができます。

プログラムメモリの最初の 64 ワードは、コードプロテクションビットの設定に関わらずリードすることができます。

7.11 ID ロケーション

4ワードIDロケーションがあり、ユーザはここにチェックサムまたは他のコード識別番号を格納できるようになっています。これらのロケーションは通常の命令実行中はアクセスできませんが、プログラム/ベリファイ中にリードとライトの実行が可能です。

ID ロケーションは下位 4 ビットのみ使用し、上位 8 ビットは常に 0 としてプログラムしてください。

7.12 インサーキットシリアルプログラミング


PIC12C5XX マイクロコントローラは、PCB 回路板上に実装された後にシリアルプログラムすることができます。これは、2本のラインをクロックとデータに、3本のラインをパワー、接地およびプログラム電圧に使用することで簡単に実現できます。これにより、ユーザはプログラムされていないデバイスを使用してボードを生産し、製品の出荷直前にマイクロコントローラをプログラムすることができます。また、これにより最新のファームウェアや特別仕様のファームウェアをプログラムすることができます。

$MCLR(V_{PP})$ が V_{IL} から V_{IH} に立ち上がる間、GP1 と GP0 ピンをローにしておくことで、プログラム / ベリファイモードに入ります。(プログラミング仕様をご覧ください。) GP1 はプログラミングクロックになり、GP0 はプログラミングデータになります。GP1 と GP0 は、このモードではシュミットトリガー入力です。

リセット後、6ビットのコマンドがデバイスに与えられます。このコマンドがロード命令であるかリード命令であるか次第で14ビットのプログラムデータがデバイスへ、またはデバイスから送出されます。シリアルプログラミングの詳細については、PIC12C5XX プログラム仕様を参照してください。

標準的なインサーキットシリアルプログラミングの接続例を、図 7-15 に示します。

図 7-15: 標準的なインサーキットシリアルプログラミングの接続例



8.0 命令セット概要

PIC12C5XX の命令はすべて 12 ビットワードで、命令の種類を指定する OPCODE の部分と、命令の実行方法を詳細に指定する 1 個または 2 個以上のオペランドの部分から成り立っています。表 8-2 では命令セットの概要を、バイト操作、ビット操作、リテラルおよびコントロール操作に分類しています。表 8-1 には OPCODE のフィールドを示します。

バイト対応命令では、“f” をファイルレジスタの指名字、“d” を宛先の指名字として使用します。ファイルレジスタ指名字では、命令で使用される 32 のファイルレジスタの 1 つを指名します。

ディスティネーション指名字では、命令の実行結果を格納する場所を指定します。“d” が 0 の場合、結果は W レジスタに格納されます。“d” が 1 の場合、結果は命令で指定されたファイルレジスタに格納されます。

ビット対応命令では、ビットフィールド指名字 “b” を使って、この命令実行によって影響を受けるビットの番号を選択します。また、ファイルレジスタ指名字 “f” を使って、そのビットが置かれているファイルレジスタのアドレスを指定します。

リテラルおよびコントロール操作命令では、“k” を使って 8 ビットまたは 9 ビットの定数やリテラルを指定します。

表 8-1: OPCODE フィールドの説明

フィールド	説明
f	ファイルレジスタのアドレス (0x00 ~ 0x7F)
W	ワーキングレジスタ (アキュムレータ)
b	8 ビットファイルレジスタ内のビットアドレス
k	リテラルフィールド、定数データまたはラベル
x	無効ロケーション (= 0 または 1) アセンブラは x = 0 としてコードを生成。すべてのソフトウェアツールとの互換性を確保するためにこの形式を推奨します。
d	ディスティネーション指名字; d = 0 (結果は W に格納) d = 1 (結果はファイルレジスタ “f” に格納) デフォルトは d = 1
label	ラベル名
TOS	スタックの最上位
PC	プログラムカウンタ
WDI	ウォッチドッグタイマカウンタ
T \bar{O}	タイムアウトビット
P \bar{D}	パワーダウンビット
dest	ディスティネーション (W レジスタまたは指定されているレジスタファイルのロケーション)
[]	オプション
()	内容
→	割当先
< >	レジスタビットフィールド
∈	セットを表す
イタリック	ユーザ定義用語

すべての命令は基本的には 1 命令サイクルで実行されますが、命令を実行した結果、条件付きテストの結果が真になったり、プログラムカウンタが変化したりすると、その命令の実行に 2 サイクルかかります。1 命令サイクルは、4 オシレータ周期で構成されます。したがって、オシレータ周波数が 4MHz の場合、通常の命令実行時間は 1 μ s になります。命令を実行した結果、条件付きテストが真になったり、プログラムカウンタが変化した場合、命令実行時間は 2 μ s になります。

図 8-1 に、命令の 3 つの一般的なフォーマットを示します。この図の中のすべての例では、次のフォーマットを使用して 16 進数を表します。

0xhhh

上記の “h” は 16 進数を表します。

図 8-1: 命令の一般的なフォーマット

バイト対応のファイルレジスタ命令			
11	6 5 4	0	
OPCODE		d	f (FILE #)
d = 0 : ディスティネーションレジスタ W d = 1 : ディスティネーションレジスタ f f : 5 ビットのファイルレジスタアドレス			
ビット対応のファイルレジスタ命令			
11	8 7	5 4	0
OPCODE		b (BIT #)	f (FILE #)
b : 3 ビットのビット番号 f : 5 ビットのファイルレジスタアドレス			
リテラルおよびコントロール命令 (GOTO 命令以外)			
11	8 7	0	
OPCODE		k (literal)	
k : 8 ビットのリテラル			
リテラルおよびコントロール命令 - GOTO 命令			
11	9 8	0	
OPCODE		k (literal)	
k : 9 ビットのリテラル			

PIC12C5XX

図 8-2: 命令セット概要

ニーモニック オペランド	説明	サイクル	12 ビットの OPCODE			影響される レジスタ	注意
			MSb	LSb			
ADDWF f,d	Add W and f	1	0001	11df	ffff	C,DC,Z	1,2,4
ANDWF f,d	AND W with f	1	0001	01df	ffff	Z	2,4
CLRF f	Clear f	1	0000	011f	ffff	Z	4
CLRWF –	Clear W	1	0000	0100	0000	Z	
COMF f,d	Complement f	1	0010	01df	ffff	Z	
DECF f,d	Decrement f	1	0000	11df	ffff	Z	2,4
DECFSZ f,d	Decrement f, Skip if 0	1(2)	0010	11df	ffff	None	2,4
INCF f,d	Increment f	1	0010	10df	ffff	Z	2,4
INCFSZ f,d	Increment f, Skip if 0	1(2)	0011	11df	ffff	None	2,4
IORWF f,d	Inclusive OR W with f	1	0001	00df	ffff	Z	2,4
MOVWF f,d	Move f	1	0010	00df	ffff	Z	2,4
MOVWF f	Move W to f	1	0000	001f	ffff	None	1,4
NOP –	No Operation	1	0000	0000	0000	None	
RLF f,d	Rotate left f through Carry	1	0011	01df	ffff	C	2,4
RRF f,d	Rotate right f through Carry	1	0011	00df	ffff	C	2,4
SUBWF f,d	Subtract W from f	1	0000	10df	ffff	C,DC,Z	1,2,4
SWAPF f,d	Swap f	1	0011	10df	ffff	None	2,4
XORWF f,d	Exclusive OR W with f	1	0001	10df	ffff	Z	2,4
ビット対応のファイルレジスタ命令							
BCF f,b	Bit Clear f	1	0100	bbb f	ffff	None	2,4
BSF f,b	Bit Set f	1	0101	bbb f	ffff	None	2,4
BTFSC f,b	Bit Test f, Skip if Clear	1 (2)	0110	bbb f	ffff	None	
BTFSS f,b	Bit Test f, Skip if Set	1 (2)	0111	bbb f	ffff	None	
リテラルおよびコントロール命令							
ANDLW k	AND literal with W	1	1110	k k k k	k k k k	Z	
CALL k	Call subroutine	2	1001	k k k k	k k k k	None	1
CLRWDT k	Clear Watchdog Timer	1	0000	0000	0100	TO, PD	
GOTO k	Unconditional branch	2	101k	k k k k	k k k k	None	
IORLW k	Inclusive OR Literal with W	1	1101	k k k k	k k k k	Z	
MOVLW k	Move Literal to W	1	1100	k k k k	k k k k	None	
OPTION –	Load OPTION register	1	0000	0000	0010	None	
RETLW k	Return, place Literal in W	2	1000	k k k k	k k k k	None	
SLEEP –	Go into standby mode	1	0000	0000	0011	TO, PD	
TRIS f	Load TRIS register	1	0000	0000	0 f f f	None	3
XORLW k	Exclusive OR Literal to W	1	1111	k k k k	k k k k	Z	

注意 1: プログラムカウンタの第 9 ビットは、プログラムカウンタにライトを行う GOTO 以外の命令が実行されると、強制的に 0 になります。(4.6 節参照)

注意 2: I/O レジスタからその同じ I/O レジスタに変更/リード (たとえば、MOVWF GPIO,1) を行うと、その I/O ピンの電圧レベルによる値がリードされます。たとえば、その I/O ピンが入力と構成されていて、データラッチが "1"、ピンが外部デバイスからのドライブでローになっている場合、データラッチは "0" になります。

注意 3: TRIS f 命令 (f=6 の場合)により、W レジスタの内容は GPIO のトライステートラッチにライトされます。1 が書き込まれると、ピンは強制的にハイインピーダンス状態になり、出力バッファをディセーブルします。

注意 4: この命令を TMRO レジスタに対して実行すると(さらに、d の指定が可能な場合に d = 1 が指定されていると)、プリスケアラがクリアされます (プリスケアラが TMRO に割り当てられている時のみ)。

ADDWF Add W and f

Syntax: [label] ADDWF f,d
 Operands: $0 \leq f \leq 31$
 $d \in [0,1]$
 Operation: $(W) + (f) \rightarrow (\text{dest})$
 Status Affected: C, DC, Z
 Encoding:

0001	11df	ffff
------	------	------

 Description: Wレジスタの内容をレジスタ“f”に加えます。この結果を、d=0であればWレジスタに、d=1であればレジスタ“f”に書き戻します。
 Words: 1
 Cycles: 1
 Example: ADDWF FSR, 0

命令実行前
 W = 0x17
 FSR = 0xC2
 命令実行後
 W = 0xD9
 FSR = 0xC2

ANDWF AND W with f

Syntax: [label] ANDWF f,d
 Operands: $0 \leq f \leq 31$
 $d \in [0,1]$
 Operation: $(W) \cdot \text{AND} (f) \rightarrow (\text{dest})$
 Status Affected: Z
 Encoding:

0001	01df	ffff
------	------	------

 Description: Wレジスタの内容とレジスタ“f”のANDを行います。この結果をd=0であればWレジスタに、d=1であればレジスタ“f”に書き戻します。
 Words: 1
 Cycles: 1
 Example: ANDWF FSR, 1

命令実行前
 W = 0x17
 FSR = 0xC2
 命令実行後
 W = 0x17
 FSR = 0x02

ANDLW And literal with W

Syntax: [label] ANDLW k
 Operands: $0 \leq k \leq 255$
 Operation: $(W) \cdot \text{AND} (k) \rightarrow (W)$
 Status Affected: Z
 Encoding:

1110	kkkk	kkkk
------	------	------

 Description: Wレジスタの内容と8ビットのリテラル“k”のANDを行います。結果をWレジスタに書き込みます。
 Words: 1
 Cycles: 1
 Example: ANDLW 0x5F

命令実行前
 W = 0xA3
 命令実行後
 W = 0x03

BCF Bit Clear f

Syntax: [label] BCF f,b
 Operands: $0 \leq f \leq 31$
 $0 \leq b \leq 7$
 Operation: $0 \rightarrow (f < b >)$
 Status Affected: None
 Encoding:

0100	bbbf	ffff
------	------	------

 Description: レジスタ“f”のビット“b”をクリアします。
 Words: 1
 Cycles: 1
 Example: BCF FLAG_REG, 7

命令実行前
 FLAG_REG = 0xC7
 命令実行後
 FLAG_REG = 0x47

PIC12C5XX

BSF Bit Set f

Syntax: [label] BSF f,b
Operands: $0 \leq f \leq 31$
 $0 \leq b \leq 7$
Operation: $1 \rightarrow (f < b)$
Status Affected: None
Encoding:

0101	bbbf	ffff
------	------	------

Description: レジスタ "f" のビット "b" をセットします。
Words: 1
Cycles: 1
Example: BSF FLAG_REG, 7

命令実行前
FLAG_REG = 0x0A

命令実行後
FLAG_REG = 0x8A

BTFSC Bit Test f, Skip if Clear

Syntax: [label] BTFSC f,b
Operands: $0 \leq f \leq 31$
 $0 \leq b \leq 7$
Operation: skip if (f < b) = 0
Status Affected: None
Encoding:

0110	bbbf	ffff
------	------	------

Description: レジスタ "f" のビット "b" が 0 の場合、次の命令をスキップします。
ビット "b" が 0 の場合は、現在の命令を実行中にフェッチされた次の命令を廃棄して、代わりに 2 サイクルの命令にするために NOP を実行します。
Words: 1
Cycles: 1(2)
Example: HERE BTFSC FLAG, 1
FALSE GOTO PROCESS_CODE
TRUE •
•
•

命令実行前
PC = address (HERE)

命令実行後
if FLAG < 1 > = 0,
PC = address (TRUE);
if FLAG < 1 > = 1,
PC = address (FALSE)

BTFSS Bit Test f, Skip if Set

Syntax: [label] BTFSS f,b
Operands: $0 \leq f \leq 31$
 $0 \leq b < 7$
Operation: skip if (f < b) = 1
Status Affected: None
Encoding:

0111	bbbf	ffff
------	------	------

Description: Wレジスタ "f" のビット "b" が 1 の場合、次の命令をスキップします。
ビット "b" が 1 の場合は、現在の命令を実行中にフェッチされた次の命令を廃棄して、代わりに 2 サイクルの命令にするために NOP を実行します。
Words: 1
Cycles: 1(2)
Example: HERE BTFSS FLAG, 1
FALSE GOTO PROCESS_CODE
TRUE •
•
•

命令実行前
PC = address (HERE)

命令実行後
if FLAG < 1 > = 0,
PC = address (FALSE);
if FLAG < 1 > = 1,
PC = address (TRUE)

CALL Subroutine Call

Syntax: [label] CALL k
 Operands: $0 \leq k \leq 255$
 Operation: (PC) + 1 → Top of Stack;
 k → PC<7:0>;
 (STATUS<6:5>) → PC<10:9>;
 0 → PC<8>
 Status Affected: None
 Encoding:

1001	kkkk	kkkk
------	------	------

 Description: サブルーチンコール。まずリターンアドレス (PC+1) をスタックにプッシュして、8 ビットの即値アドレスを PC のビット <7:0> にロードします。その後、PC の上位ビット <10:9> を STATUS<6:5> からロードして、PC のビット <8> をクリアします。CALL は 2 サイクルの命令です。
 Words: 1
 Cycles: 2
 Example: HERE CALL THERE

命令実行前
 PC = address (HERE)
 命令実行後
 PC = address (THERE)
 TOS = address (HERE + 1)

CLRF Clear f

Syntax: [label] CLRF f
 Operands: $0 \leq f \leq 31$
 Operation: 00h → (f);
 1 → Z
 Status Affected: Z
 Encoding:

0000	011f	ffff
------	------	------

 Description: レジスタ "f" の内容をクリアして、Z ビットをセットします。
 Words: 1
 Cycles: 1
 Example: CLRF FLAG_REG

命令実行前
 FLAG_REG = 0x5A
 命令実行後
 FLAG_REG = 0x00
 Z = 1

CLRW Clear W

Syntax: [label] CLRW
 Operands: None
 Operation: 00h → (W);
 1 → Z
 Status Affected: Z
 Encoding:

0000	0100	0000
------	------	------

 Description: W レジスタをクリアして、Zero ビット (Z) をセットします。
 Words: 1
 Cycles: 1
 Example: CLRW
 命令実行前
 W = 0x5A
 命令実行後
 W = 0x00
 Z = 1

CLRWDT Clear Watchdog Timer

Syntax: [label] CLRWDT
 Operands: None
 Operation: 00h → WDT;
 0 → WDT prescaler (if assigned);
 1 → \overline{TO} ;
 1 → \overline{PD}
 Status Affected: \overline{TO} , \overline{PD}
 Encoding:

0000	0000	0100
------	------	------

 Description: CLRWDT 命令は WDT をリセットします。プリスケアラがタイマ 0 でなく WDT に割り当てられているときは、プリスケアラもリセットします。また、ステータスビット \overline{TO} と \overline{PD} をセットします。
 Words: 1
 Cycles: 1
 Example: CLRWDT

命令実行前
 WDT counter = ?
 命令実行後
 WDT counter = 0x00
 WDT prescale = 0
 \overline{TO} = 1
 \overline{PD} = 1

PIC12C5XX

COMF Complement f

Syntax: [label] COMF f,d

Operands: $0 \leq f \leq 31$
 $d \in [0,1]$

Operation: $(f) \rightarrow (\text{dest})$

Status Affected: Z

Encoding:

0010	01df	ffff
------	------	------

Description: レジスタ "f" の内容の補数をとります。この結果を、d=0 であれば W レジスタに、d=1 であればレジスタ "f" に書き戻します。

Words: 1

Cycles: 1

Example: COMF REG1,0

命令実行前
REG1 = 0x13

命令実行後
REG1 = 0x13
W = 0xEC

DECF Decrement f

Syntax: [label] DECF f,d

Operands: $0 \leq f \leq 31$
 $d \in [0,1]$

Operation: $(f) - 1 \rightarrow (\text{dest})$

Status Affected: Z

Encoding:

0000	11df	ffff
------	------	------

Description: レジスタ "f" をデクリメントします。その結果を、d=0 であれば W レジスタに、d=1 であればレジスタ "f" に書き戻します。

Words: 1

Cycles: 1

Example: DECF CNT, 1

命令実行前
CNT = 0x01
Z = 0

命令実行後
CNT = 0x00
Z = 1

DECFSZ Decrement f, Skip if 0

Syntax: [label] DECFSZ f,d

Operands: $0 \leq f \leq 31$
 $d \in [0,1]$

Operation: $(f) - 1 \rightarrow d$; skip if result = 0

Status Affected: None

Encoding:

0010	11df	ffff
------	------	------

Description: レジスタ "f" の内容をデクリメントします。その結果を、d=0 であれば W レジスタに、d = 1 であればレジスタ "f" に書き戻します。
結果が 0 の場合は、既にフェッチされている次の命令を廃棄して、代わりに NOP 命令を実行します。INCF SZ は 2 サイクルの命令です。

Words: 1

Cycles: 1(2)

Example: HERE DECFSZ CNT, 1
GOTO LOOP
CONTINUE
.
.
.

命令実行前
PC = address (HERE)

命令実行後
CNT = CNT - 1;
if CNT = 0,
PC = address (CONTINUE);
if CNT \neq 0,
PC = address (HERE+1)

GOTO Unconditional Branch

Syntax: [label] GOTO k

Operands: $0 \leq k \leq 511$

Operation: $k \rightarrow PC <8:0>$;
 $STATUS <6:5> \rightarrow PC <10:9>$

Status Affected: None

Encoding:

101k	kkkk	kkkk
------	------	------

Description: GOTO は無条件の分岐命令です。9 ビットの即値アドレスを PC のビット <8:0> にロードします。PC の上位ビットを STATUS<6:5> からロードします。GOTO は 2 サイクルの命令です。

Words: 1

Cycles: 2

Example: GOTO THERE

命令実行後
PC = address (THERE)

INCF Increment f

Syntax: [label] INCF f,d

Operands: $0 \leq f \leq 31$
 $d \in [0,1]$

Operation: $(f) + 1 \rightarrow (\text{dest})$

Status Affected: Z

Encoding:

0010	10df	ffff
------	------	------

Description: レジスタ "f" をデクリメントします。その結果を、d=0 であれば W レジスタに、d=1 であればレジスタ "f" に書き戻します。

Words: 1

Cycles: 1

Example: INCF CNT, 1

命令実行前
CNT = 0xFF
Z = 0

命令実行後
CNT = 0x00
Z = 1

INCFSZ Increment f, Skip if 0

Syntax: [label] INCFSZ f,d

Operands: $0 \leq f \leq 31$
 $d \in [0,1]$

Operation: $(f) + 1 \rightarrow (\text{dest})$, skip if result = 0

Status Affected: None

Encoding:

0011	11df	ffff
------	------	------

Description: レジスタ "f" の内容をインクリメントします。その結果を、d=0 であれば W レジスタに、d=1 であればレジスタ "f" に書き戻します。
結果が 0 の場合は、既にフェッチされている次の命令を廃棄、代わりに NOP 命令を実行して、2 サイクルの命令にします。

Words: 1

Cycles: 1(2)

Example: HERE INCFSZ CNT, 1
GOTO LOOP
CONTINUE
.

命令実行前
PC = address (HERE)

命令実行後
CNT = CNT + 1;
if CNT = 0,
PC = address (CONTINUE);
if CNT \neq 0,
PC = address (HERE +1)

IORLW Inclusive OR literal with W

Syntax: [label] IORLW k

Operands: $0 \leq k \leq 255$

Operation: $(W) .OR. (k) \rightarrow (W)$

Status Affected: Z

Encoding:

1101	kkkk	kkkk
------	------	------

Description: W レジスタの内容と 8 ビットのリテラル "k" の OR を行います。この結果を W レジスタに書き戻します。

Words: 1

Cycles: 1

Example: IORLW 0x35

命令実行前
W = 0x9A

命令実行後
W = 0xBF
Z = 0

IORWF Inclusive OR W with f

Syntax: [label] IORWF f,d

Operands: $0 \leq f \leq 31$
 $d \in [0,1]$

Operation: $(W) .OR. (f) \rightarrow (\text{dest})$

Status Affected: Z

Encoding:

0001	00df	ffff
------	------	------

Description: W レジスタとレジスタ "f" の OR を行います。この結果を、d=0 であれば W レジスタに、d=1 であればレジスタ "f" に書き戻します。

Words: 1

Cycles: 1

Example: IORWF RESULT, 0

命令実行前
RESULT = 0x13
W = 0x91

命令実行後
RESULT = 0x13
W = 0x93
Z = 0

PIC12C5XX

MOVF Move f

Syntax: [label] MOVF f,d

Operands: $0 \leq f \leq 31$
 $d \in [0,1]$

Operation: (f) → (dest)

Status Affected: Z

Encoding:

0010	00df	ffff
------	------	------

Description: レジスタ“f”の内容をディスティネーション“d”に移動します。d=0であればディスティネーションはWレジスタです。d=1であればディスティネーションはファイルレジスタ“f”です。d=1は、ステータスフラグZが変化するので、ファイルレジスタのテストに便利です。

Words: 1

Cycles: 1

Example: MOVF FSR, 0

命令実行後

W = value in FSR register

MOVLW Move Literal to W

Syntax: [label] MOVLW k

Operands: $0 \leq k \leq 255$

Operation: k → (W)

Status Affected: None

Encoding:

1100	kkkk	kkkk
------	------	------

Description: 8ビットのリテラル“k”をWレジスタにロードします。

Words: 1

Cycles: 1

Example: MOVLW 0x5A

命令実行後

W = 0x5A

MOVWF Move W to f

Syntax: [label] MOVWF f

Operands: $0 \leq f \leq 31$

Operation: (W) → (f)

Status Affected: None

Encoding:

0000	001f	ffff
------	------	------

Description: Wレジスタからレジスタ“f”にデータを移動します。

Words: 1

Cycles: 1

Example: MOVWF TEMP_REG

命令実行前

TEMP_REG = 0xFF

W = 0x4F

命令実行後

TEMP_REG = 0x4F

W = 0x4F

NOP No Operation

Syntax: [label] NOP

Operands: None

Operation: No operation

Status Affected: None

Encoding:

0000	0000	0000
------	------	------

Description: 何の操作も行いません。

Words: 1

Cycles: 1

Example: NOP

OPTION Load OPTION Register

Syntax: [label] OPTION
 Operands: None
 Operation: (W) → OPTION
 Status Affected: None
 Encoding:

0000	0000	0010
------	------	------

 Description: Wレジスタの内容をOPTIONレジスタにロードします。
 Words: 1
 Cycles: 1
 Example: OPTION
 命令実行前
 W = 0x07
 命令実行後
 OPTION = 0x07

RETLW Return with Literal in W

Syntax: [label] RETLW k
 Operands: $0 \leq k \leq 255$
 Operation: k → (W);
 TOS → PC
 Status Affected: None
 Encoding:

1000	kkkk	kkkk
------	------	------

 Description: 8ビットのリテラル“k”をWレジスタにロードして、スタックの最上位(リターンアドレス)をプログラムカウンタへロードします。これは2サイクルの命令です。
 Words: 1
 Cycles: 2
 Example: CALL TABLE ;W contains
 ;table offset
 ;value.
 * ;W now has table
 * ;value.
 *
 TABLE ADDWF PC ;W = offset
 RETLW k1 ;Begin table
 RETLW k2 ;
 *
 *
 *
 RETLW kn ; End of table
 命令実行前
 W = 0x07
 命令実行後
 W = k8の値

RLF Rotate Left f through Carry

Syntax: [label] RLF f,d
 Operands: $0 \leq f \leq 31$
 $d \in [0,1]$
 Operation: 下記参照
 Status Affected: C
 Encoding:

0011	01df	ffff
------	------	------


 Description: レジスタ“f”の内容をキャリーフラグを通して1ビット左に回転します。この結果を、d=0であればWレジスタに、d=1であればレジスタ“f”に書き戻します。

 Words: 1
 Cycles: 1
 Example: RLF REG1,0
 命令実行前
 REG1 = 1110 0110
 C = 0
 命令実行後
 REG1 = 1110 0110
 W = 1100 1100
 C = 1

RRF Rotate Right f through Carry

Syntax: [label] RRF f,d
 Operands: $0 \leq f \leq 31$
 $d \in [0,1]$
 Operation: 下記参照
 Status Affected: C
 Encoding:

0011	00df	ffff
------	------	------

 Description: レジスタ“f”の内容をキャリーフラグを通して1ビット右に回転します。この結果を、d=0であればWレジスタに、d=1であればレジスタ“f”に書き戻します。

 Words: 1
 Cycles: 1
 Example: RRF REG1,0
 命令実行前
 REG1 = 1110 0110
 C = 0
 命令実行後
 REG1 = 1110 0110
 W = 0111 0011
 C = 0

PIC12C5XX

SLEEP	Enter SLEEP Mode			
Syntax:	[label] SLEEP			
Operands:	None			
Operation:	00h → WDT; 0 → WDT prescaler; 1 → \overline{TO} ; 0 → \overline{PD}			
Status Affected:	\overline{TO} , \overline{PD} , GPWUF			
Encoding:	<table border="1"><tr><td>0000</td><td>0000</td><td>0011</td></tr></table>	0000	0000	0011
0000	0000	0011		
Description:	タイムアウトステータスビット (\overline{TO}) をセットします。パワーダウンステータスビット (\overline{PD}) をクリアします。 GPWUF は変化しません。 WDT とプリスケールをクリアします。 オシレータを停止させて、プロセッサはスリープモードに入ります。詳細はスリープの項をご覧ください。			
Words:	1			
Cycles:	1			
Example:	SLEEP			

SUBWF	Subtract W from f			
Syntax:	[label] SUBWF f,d			
Operands:	$0 \leq f \leq 31$ $d \in [0,1]$			
Operation:	(f) - (W) → (dest)			
Status Affected:	C, DC, Z			
Encoding:	<table border="1"><tr><td>0000</td><td>10df</td><td>ffff</td></tr></table>	0000	10df	ffff
0000	10df	ffff		
Description:	レジスタ "f" から W レジスタの内容を引きます (2 の補数法)。この結果を d=0 であれば W レジスタに、d=1 であればレジスタ "f" に書き戻します。			
Words:	1			
Cycles:	1			
Example 1:	SUBWF REG1, 1 命令実行前 REG1 = 3 W = 2 C = ? 命令実行後 REG1 = 1 W = 2 C = 1 ; 結果は正			

Example 2:

命令実行前	REG1 = 2 W = 2 C = ?
命令実行後	REG1 = 0 W = 2 C = 1 ; 結果は 0

Example 3:

命令実行前	REG1 = 1 W = 2 C = ?
命令実行後	REG1 = FF W = 2 C = 0 ; 結果は負

SWAPF Swap Nibbles in f

Syntax: [label] SWAPF f,d

Operands: $0 \leq f \leq 31$
 $d \in [0,1]$

Operation: (f<3:0>) → (dest<7:4>);
 (f<7:4>) → (dest<3:0>)

Status Affected: None

Encoding:

0011	10df	ffff
------	------	------

Description: レジスタ "f" の上位ニブルビットと下位ニブルビットを入れ替えます。その結果を、d=0 であれば W レジスタに、d=1 であればレジスタ "f" に書き込みます。

Words: 1

Cycles: 1

Example SWAPF REG1, 0

命令実行前
 REG1 = 0xA5

命令実行後
 REG1 = 0xA5
 W = 0x5A

TRIS Load TRIS Register

Syntax: [label] TRIS f

Operands: f = 6

Operation: (W) → TRIS register f

Status Affected: None

Encoding:

0000	0000	0fff
------	------	------

Description: TRIS レジスタ "f" (f=6) に W レジスタの内容をロードします。

Words: 1

Cycles: 1

Example TRIS GPIO

命令実行前
 W = 0xA5

命令実行後
 TRIS = 0xA5

注意: f=6 は PIC12C5XX に限り有効です。

XORLW Exclusive OR literal with W

Syntax: [label] XORLW k

Operands: $0 \leq k \leq 255$

Operation: (W) .XOR. k → (W)

Status Affected: Z

Encoding:

1111	kkkk	kkkk
------	------	------

Description: W レジスタの内容と 8 ビットのリテラル "k" との XOR を取り、その結果を W レジスタに書き込みます。

Words: 1

Cycles: 1

Example: XORLW 0xAF

Before Instruction
 W = 0xB5

After Instruction
 W = 0x1A

XORWF Exclusive OR W with f

Syntax: [label] XORWF f,d

Operands: $0 \leq f \leq 31$
 $d \in [0,1]$

Operation: (W) .XOR. (f) → (dest)

Status Affected: Z

Encoding:

0001	10df	ffff
------	------	------

Description: W レジスタの内容とレジスタ "f" の XOR を行います。その結果を、d=0 であれば W レジスタに、d=1 であればレジスタ "f" に書き戻します。

Words: 1

Cycles: 1

Example XORWF REG,1

命令実行前
 REG = 0xAF
 W = 0xB5

命令実行後
 REG = 0x1A
 W = 0xB5

PIC12C5XX

メモ:

9.0 開発サポート

9.1 開発ツール

PICmicro™ マイクロコントローラは、以下のハードウェアおよびソフトウェアの開発ツールによりサポートされています。

- PICMASTER/PICMASTER CE リアルタイムインサーキットエミュレータ
- ICEPIC PIC16C5X・PIC16CXXX 用低価格インサーキットエミュレータ
- PRO MATE® II ユニバーサルプログラマ
- PICSTART® Plus 入門者向けプロトタイププログラマ
- PICDEM-1 低価格デモンストレーションボード
- PICDEM-2 低価格デモンストレーションボード
- PICDEM-3 低価格デモンストレーションボード
- MPASM アセンブラ
- MPLAB™ SIM ソフトウェアシミュレータ
- MPLAB-C (C コンパイラ)
- ファジージュック開発システム (fuzzyTECH®-MP)

9.2 PICMASTER: MPLAB IDE と高性能インサーキットエミュレータ

PICMASTER ユニバーサルインサーキットエミュレータは、PIC12CXXX、PIC14C000、PIC16C5X、PIC16CXXX およびPIC17CXXファミリーすべてのマイクロコントローラをサポートします。PICMASTER はMPLAB™でサポートされているので、編集、アセンブル/コンパイルとダウンロード、ソースデバッグが同一環境上で可能となります。

ターゲットプロンプトが交換可能なので、エミュレーションするプロセッサが変更となったときでもシステムを簡単に再構成することができます。PICMASTERのユニバーサルなアーキテクチャにより、すべてのMicrochip社のマイクロコントローラの新製品をサポートすることができるようにつくられています。

PICMASTER エミュレータシステムは、一般的にはもっと高価な開発ツールに見られる最新の機能を備えたリアルタイムのエミュレーションシステムです。PCと互換性のある386(以上の)DOS/VマシンプラットフォームおよびMicrosoft社のWindows®3.1/95で動作します。

PICMASTERにはCE準拠バージョンがあり、EU諸国での利用が可能です。

9.3 ICEPIC 低価格PICmicro™インサーキットエミュレータ

ICEPICはMicrochip社のPIC12CXX、PIC16C5XXおよびPIC16CXXXファミリーの8ビットOTPマイクロコントローラ用の低価格インサーキットエミュレータです。

ICEPICは、286-AT®マシンからPentium™搭載のマシンまでWindows 3.x環境のPCに互換性のあるマシンで操作できるよう設計されています。

9.4 PRO MATE ユニバーサルプログラマ

PRO MATE ユニバーサルプログラマは、PCホストモードと、スタンドアロンモードで動作できる完全な機能を備えたプログラマです。

PRO MATEにはプログラム可能なVDDとVPPの電源があり、信頼性を最大にするために、VDDminとVDDmaxで、プログラムされたメモリをベリファイすることができます。また、エラーメッセージを表示するLCDディスプレイ、コマンドを入力するキー、いろいろなパッケージタイプをサポートする取り外し可能なソケットモジュールがあります。スタンドアロンモードでは、PRO MATEIIは、PIC12CXXX、PIC14C000、PIC16C5X、PIC17CXXをリード、ベリファイ、プログラムすることができます。さらに、このモードでコンフィギュレーションとコードプロテクトのビットを設定することができます。

9.5 PICSTART Plus 入門者向け開発システム

PICSTARTプログラマは使い易く低価格のプロトタイププログラマで、COM(RS-232)ポート経由でPCに接続します。MPLAB 統合開発環境ソフトウェアにより、プログラマは、簡単かつ効率的にプログラマを使用できます。PICSTART Plusは量産時のプログラミングにはお勧めできません。

PICSTART Plusは40ピン以下のPIC12CXXX、PIC14C000、PIC16C5X、PIC16CXXX、PIC17CXXXすべてをサポートします。PIC16C923やPIC16C924などのピン数の多いデバイスには、アダプタソケットで対応できます。

9.6 PICDEM-1 低価格 PICmicro デモンストレーションボード

PICDEM-1 は、マイクロコントローラのいくつかの機能をデモする簡単なボードです。サポートしているマイクロコントローラは、PIC16C5X (PIC16C54、PIC16C58A)、PIC16C61、PIC16C62X、PIC16C71、PIC16C8X、PIC17C42、PIC17C43 および PIC17C44 です。基本デモプログラムを動かすために必要なハードウェアとソフトウェアは、すべて含まれています。PRO MATE または PICSTART Plus プログラマーを使用して、PICDEM-1 付属のサンプルマイクロコントローラをプログラムすることができ、簡単にファームウェアをテストできます。また、PICDEM-1 ボードを PICMASTER エミュレータに接続して、ファームウェアをエミュレータにダウンロードしてテストすることができます。さらに、プロトタイプエリアがあるので、いくつかのハードウェアを追加したりマイクロコントローラソケットに接続することができます。いくつかの機能には RS-232 インターフェース、アナログ入力をテストするためのポテンシオメータ、プッシュボタンスイッチ、PORTB に接続された 8 個の LED などがあります。

9.7 PICDEM-2 低価格 PIC16CXX デモンストレーションボード

PICDEM-2 は、PIC16C62、PIC16C64、PIC16C65、PIC16C73、PIC16C74 マイクロコントローラに対応する簡単なデモンストレーションボードです。基本的なデモンストレーションプログラムを動かすために必要なハードウェアとソフトウェアは、すべて含まれています。PRO MATE プログラマまたは PICSTART-Plus を使用して PICDEM-2 付属のサンプルマイクロコントローラをプログラムすることができます。また、簡単にファームウェアをテストできます。また、PICMASTER エミュレータを PICDEM-2 ボードに接続してファームウェアをテストすることができます。さらに、プロトタイプエリアがあるので、ハードウェアを追加して、マイクロコントローラソケットに接続することができます。いくつかの機能には、RS-232 インターフェース、プッシュボタンスイッチ、アナログ入力をテストするためのポテンシオメータ、I2C バスをテストするためのシリアル EEPROM、LCD モジュールとキーパッドを別々に接続するためのヘッダーがあります。

9.8 PICDEM-3 低価格 PIC16CXXX デモンストレーションボード

PICDEM-3 は、PLCC パッケージの PIC16C923 と PIC16C924 に対応する簡単なデモンストレーションボードです。また、将来の LCD モジュール付き 44 ピン PLCC パッケージのマイクロコントローラにも対応する予定です。PRO MATE またはアダプタソケットと PICSTART-Plus を使用して、PICDEM-3 付属のサンプルマイクロコントローラをプログラムすることができ、簡単にファームウェアをテストすることができます。また、PICMASTER エミュレータを PICDEM-3 ボードと接続してファームウェアをテストすることができます。さらに、プロトタイプエリアがあるので、ハードウェアを追加して、マイクロコントローラソケットに接続することができます。いくつかの機能には、RS-232 インター

フェース、プッシュボタンスイッチ、アナログ入力をテストするためのポテンシオメータ、サーミスタ、外部 LCD モジュールとキーパッドを分けて接続するためのヘッダーがあります。また、PICDEM-3 ボード上には 4 コモン、12 セグメントの LCD パネルが備えられ、時間や温度や曜日を表示することができます。PICDEM-3 には追加の RS-232 インターフェースと、Windows 3.1 のソフトウェアがあり、PC でデマルチプレクスされた LCD 信号を見れます。簡単なシリアルインターフェースにより、ユーザは LCD 信号のハードウェアでのデマルチプレクスを行うことができます。

9.9 MPLAB™ 統合開発環境ソフトウェア

MPLAB IDE ソフトウェアは、8 ビットマイクロコントローラ市場では今まで見られなかった使い易い開発ソフトウェアです。MPLAB は、下記を含む Windows のアプリケーションです。

- エディター
- 3 つの動作モード
 - エディター
 - エミュレータ
 - シミュレータ
- プロジェクトマネージャ
- カスタマイズできるツールバーとキーマッピング
- プロジェクト情報を表示するステータスバー
- オンラインヘルプ

MPLAB は次のようなことができます。

- ソースファイルの編集 (アセンブラまたは C)
- ワンタッチのアセンブル (またはコンパイル) および PICmicro ツールへのダウンロード (全プロジェクト情報を自動的に更新する)
- デバッグの使用
 - ソースファイル
 - リスティングファイル
- DDE によりダイナミックにデータを転送 (今後 OLE に置換予定)
- 同一 PC 上で、4 ユニットまでのエミュレータが動作

Microchip のシミュレータを MLAB で使用できるので、一貫したプラットフォーム上で、および、少ない再トレーニングで、低価格のシミュレータからフル機能を備えたエミュレータに簡単に交換することができます。

9.10 アセンブラ (MPASM)

MPASM ユニバーサルマクロアセンブラは、PC ホストのシンボリックアセンブラです。PIC16C5XX、PIC14000、PIC165X、PIC16CXXX、PIC17CXX ファミリーを含む全てのマイクロコントローラシリーズをサポートしています。

MPASM はフル機能を備えたマクロ機能、条件付きアセンブリ、いくつかのソースとリストのフォーマットを提供します。サードパーティプログラムを、Microchip の開発ツール同様にサポートするために、いろいろなオブジェクトコードフォーマットを生成します。

MPASM によって、Microchip ユニバーサルエミュレータシステム (PICMASTER) から完全なシンボリックデバッグが可能です。

MPASM は、特殊用途のアプリケーション用ソフトウェア開発を支援するために、次のような機能を有しています。

- アセンブラのソースコードを全ての Microchip マイクロコントローラのオブジェクトコードへ変換。
- マクロアセンブリ可能
- Microchip エミュレータシステムのシンボリックデバッグに必要なすべてのファイル (オブジェクト、リスティング、シンボル、特殊) を制作。
- 16 進 (デフォルト) \ 10 進、8 進のソースとリストフォーマットをサポート。

MPASM には PICmicro のプログラミングをサポートする高級なディレクティブ言語があります。ディレクティブにより、アセンブルソースコードの開発がより短時間になり、より保持しやすくなります。

9.11 ソフトウェアシミュレータ (MPLAB-SIM)

MPLAB-SIM ソフトウェアシミュレータにより、PC ホスト環境でのコード開発が可能になります。PIC シリーズのマイクロコントローラをインストラクションレベルでシミュレートできます。どの与えられた命令でも、データ領域の検査や変更、またそのピンのどれにも疑似外部入力ができます。実行は、シングルステップ、ブレーク、トレースモードなどで行えます。

MPLAB-SIM は、MPLAB-C と MPASM を使用してシンボリックデバッグを完全にサポートします。ソフトウェアシミュレータにより、充実したラボラトリでしかできなかったようなコードの開発とデバッグを低価格かつ柔軟に実行できる、優れたマルチプロジェクトの開発ツールが提供されます。

PIC12C5XX

10.0 電気的特性 - PIC12C508/PIC12C509

絶対最大定格 †

バイアス下での周囲温度
保存温度
V_{SS} に対する V_{DD} の電圧
V_{SS} に対する \overline{MCLR} ピンの電圧
V_{SS} に対する他のすべてのピンの電圧
消費電力の合計 (1)
V_{SS} ピンからの最大電流
V_{DD} ピンへの最大電流
入力クランプ電流、 I_{IK} ($V_I < 0$ または $V_I > V_{DD}$)
出力クランプ電流、 I_{OK} ($V_O < 0$ または $V_O > V_{DD}$)
I/O ピンごとの最大出力シンク電流
I/O ピンごとの最大出力ソース電流
I/O ポート (GPIO) の最大出力ソース電流
I/O ポート (GPIO) の最大出力シンク電流

注 1: 消費電力は次の式で計算できます。 $P_{DIS} = V_{DD} \times (I_{DD} - \sum I_{OH}) + \sum \{(V_{DD} - V_{OH}) \times I_{OH}\} + \sum (V_{OL} \times I_{OL})$

† **注意:** 上記の「最大定格」を超えるストレスは、デバイスに損傷を与える恐れがあります。これは、ストレスの定格を示すためだけのもので、上記の値、または、この仕様書に記載された値を超える条件で動作することを示すものではありません。継続した期間最大定格で使用した場合、デバイスの信頼性を損なう恐れがあります。

PIC12C5XX

10.1 DC 特性:

PIC12C508/509 (商業用)

PIC12C508/509 (工業用)

PIC12C508/509 (拡張):

電源ピン DC 特性	標準動作条件 (特に指定のない場合)					
	動作温度 0°C ≤ TA ≤ +70°C (商業用) -40°C ≤ TA ≤ +85°C (工業用) -40°C ≤ TA ≤ +125°C (拡張)					
特性	記号	Min	Typ ⁽¹⁾	Max	単位	条件
電源電圧	VDD				V	Fosc = DC ~ 4 MHz (商業用 / 工業用)
						Fosc = DC ~ 4 MHz (拡張)
RAM データ保持 電圧 ⁽²⁾	VDR		*		V	SLEEP モードの場合
パワーオンリセットを確実にするための VDD のスタート電流	VPOR				V	詳細は、パワーオンリセットの項をご覧ください。
パワーオンリセットを確実にするための VDD の立ち上がり率	SVDD	*			V/ms	詳細は、パワーオンリセットの項をご覧ください。
消費電流 ⁽³⁾	IDD				mA	XT および EXTRC オプション (注意 4) Fosc = 4 MHz, VDD = 5.5V
						INTRC オプション Fosc = 4 MHz, VDD = 5.5V
						LP オプション (商業用温度) Fosc = 32 kHz, VDD = 3.0V, WDT オフ
						LP オプション (工業用温度) Fosc = 32 kHz, VDD = 3.0V, WDT オフ
						LP オプション (拡張温度) Fosc = 32 kHz, VDD = 3.0V, WDT オフ
パワーダウン電流 ⁽⁵⁾ WDT オン	IPD				μA	VDD = 3.0V, 商業用
						VDD = 3.0V, 工業用
						VDD = 3.0V, 拡張
						VDD = 3.0V, 商業用
						VDD = 3.0V, 工業用
WDT オフ					μA	VDD = 3.0V, 拡張
						VDD = 3.0V, 拡張

* このパラメータは特性データです。テストはしていません。

注意 1: Typical ("Typ") の列のデータは 25 °C での特性結果に基づいています。このデータは設計ガイダンスのもので、テストはしていません。

- 2: これは SLEEP モードで VDD を下げたときに RAM データを失わない最小の値です。
- 3: この消費電流は、主に動作電圧と周波数によって変化します。その他にバスの負荷、オシレータの種類、バス速度、内部コード実行パターン、温度などの要素も消費電流に影響を与えます。
 - a) 動作中の IDD のテスト条件は次のようになります。
OSC1 = 外部方形波 (レール・トゥ・レール)、I/O ピンは入力の設定で VSS にプルダウン、
TOCKI = VDD、MCLR = VDD、WDT オン/オフは明記してある通り。
 - b) スタンバイ電流 IPD については、デバイスが SLEEP モードである以外は、条件は同じです。
- 4: Rext の電流は含みません。Rext の電流は、 $I_R = V_{DD}/2R_{ext}$ (mA) という式から概算することができます。
(Rext の単位は k)
- 5: スリープモードでのパワーダウン電流はオシレータの種類には影響を受けません。パワーダウン電流は、スリープモードのデバイスを、I/O ピンを入力にして、VDD または VSS に接続して計測します。

空白の規格値やデータについては最新版英文データシートを参照してください。

10.2 DC 特性

PIC12C508/509 (商業用)
 PIC12C508/509 (工業用)
 PIC12C508/509 (拡張)

DC 特性 電源ピン以外の すべてのピン		標準動作条件 (特に指定のない場合)				
		動作温度 $0^{\circ}\text{C} \leq T_A \leq +70^{\circ}\text{C}$ (商業用) $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工業用) $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$ (拡張) 動作電圧 VDD の範囲は、第 10.1 項に記載しています。				
特性	記号	Min	Typ ⁽¹⁾	Max	単位	条件
ローレベル入力電圧 I/O ポート	V _{IL}				V	入力設定のピン $4.5\text{V} < V_{DD} \leq 5.5\text{V}$
MCLR および GP2 (シュミットリガ-)					V	入力設定のピン $3.0\text{V} < V_{DD} \leq 4.5\text{V}$
OSC1					V	EXTRC オプションのみ ⁽⁴⁾
OSC1					V	XT および LP オプション
ハイレベル入力電圧 I/O ポート	V _{IH}				V	$2.5\text{V} < V_{DD} \leq 4.5\text{V}$
MCLR および GP2 (シュミットリガ-)					V	$4.5\text{V} < V_{DD} \leq 5.5\text{V}$ ⁽⁵⁾
OSC1 (シュミットリガ-)					V	全 VDD 範囲 ⁽⁵⁾
IPUR					V	EXTRC オプションのみ ⁽⁴⁾
XT および LP オプション					V	XT および LP オプション
入力リーク電流 ^(2,3) I/O ポート	I _{IL}				μA	$V_{DD} \leq 5.5\text{V}$ $V_{SS} \leq V_{PIN} \leq V_{DD}$, 入力設定のピン
MCLR					μA	$V_{PIN} = V_{SS} + 0.25\text{V}$ ⁽²⁾
OSC1					μA	$V_{PIN} = V_{DD}$
					μA	$V_{SS} \leq V_{PIN} \leq V_{DD}$, XT および LP オプション
ローレベル出力電圧 I/O ポート	V _{OL}				V	$I_{OL} = 8.7\text{ mA}$, $V_{DD} = 4.5\text{V}$
ハイレベル出力電圧 I/O ポート	V _{OH}				V	$I_{OH} = -5.4\text{ mA}$, $V_{DD} = 4.5\text{V}$

* これらのパラメータは特性データです。テストはしていません。

注意 1: Typical (“Typ”) の列のデータは 25 での特性結果に基づいています。このデータは設計ガイダンスのためのもので、テストはしていません。

- 2: MCLR/V_{pp} ピンのリーク電圧は、供給電圧レベルにより大きく変化します。指定したレベルは、通常の動作状態に相当します。リーク電流が高い場合は、異なる入力電圧で計測された可能性があります。
- 3: 負の電流は、ピンからの出力と定義されています。
- 4: PIC12C5XX デバイスでは、OSC1/CLKIN ピンはシュミットリガ-入力です。PIC12C5XX を RC モードの時、外部クロックでドライブすることはお勧めしません。
- 5: 2つの仕様のうち良いほうを使用することができます。

空白の規格値やデータについては最新版英文データシートを参照してください。

PIC12C5XX

10.3 タイミングパラメータの記号と負荷条件 - PIC12C508/C509

タイミングパラメータの記号は、次のフォーマットで次のように作られます。

1. TppS2ppS
2. TppS

T			
F	周波数	T	時間


小文字の下付き文字 (pp) と意味

pp			
2	to	mc	$\overline{\text{MCLR}}$
ck	CLKOUT	osc	オシレータ
cy	サイクル時間	os	OSC1
drt	デバイスリセットタイム	t0	T0CKI
io	I/O ポート	wdt	ウォッチドッグタイム

大文字の記号と意味

S			
F	立ち下がり	P	周期
H	ハイ	R	立ち上がり
I	無効 (ハイインピーダンス)	V	有効
L	ロー	Z	ハイインピーダンス

図 10-1: 負荷条件 - PIC12C508/C509



10.4 タイミング図および仕様

図 10-2: 外部クロックタイミング - PIC12C508/C509




表 10-1: 外部クロックタイミング条件 - PIC12C508/C509

AC 特性		標準動作条件 (特に指定のない場合)										
		動作温度 $0^{\circ}\text{C} \leq T_A \leq +70^{\circ}\text{C}$ (商業用) $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工業用) $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$ (拡張) 動作電圧 V_{DD} の範囲は、第 10.1 項に記載されています。										
パラメータ番号	記号	特性	Min	Typ ⁽¹⁾	Max	単位	条件					
	Fosc	外部 CLKIN 周波数 ⁽²⁾				MHz	EXTRC osc モード					
						MHz	XT osc モード					
1	Tosc	外部 CLKIN 周期 ⁽²⁾				kHz	LP osc モード					
							オシレータ周波数 ⁽²⁾				MHz	EXTRC osc モード
											MHz	XT osc モード
						kHz	LP osc モード					
2	Tcy	命令サイクル時間 ⁽³⁾				—	EXTRC osc モード					
							XT osc モード					
							LP osc モード					
3	TosL, TosH	クロック・イン (OSC1) ローまたはハイ時間				ns	XT オシレータ					
							ms	LP オシレータ				
4	TosR, TosF	クロック・イン (OSC1) 立ち上がりまたは立ち下がり時間				ns	XT オシレータ					
							ns	LP オシレータ				

* このパラメータは特性データです。テストはしていません。

注意 1: Typical (Typ) の列は、特に指定のないかぎり 5V、25 での値です。これらのパラメータは、設計ガイドンスのためのもので、テストはしていません。

2: 規定された値はすべて、コードを実行しているデバイスを使用して、標準動作条件下で、オシレータの種類毎の特性データに基づき決定しました。規定範囲を超えた場合は、オシレータの動作が不安定になったり、予想消費電流を上回ることがあります。

外部クロック入力を使用するときは、「最大」サイクル時間の上限は、すべてのデバイスで“DC”(クロックなし)になります。

3: 命令サイクル周期 (T_{CY}) は、入力オシレータ周期の 4 倍になります。

空白の規格値やデータについては最新版英文データシートを参照してください。

PIC12C5XX

図 10-3: I/O のタイミング - PIC12C508/C509




表 10-2: タイミング条件 - PIC12C508/C509

AC 特性		標準動作条件 (特に指定のない場合)				
		動作温度 0°C ≤ TA ≤ +70°C (商業用) -40°C ≤ TA ≤ +85°C (工業用) -40°C ≤ TA ≤ +125°C (拡張)				
		動作電圧 V _{DD} の範囲は、第 10.1 項に記載されています。				
パラメータ番号	記号	特性	Min	Typ ⁽¹⁾	Max	単位
17	TosH2ioV	OSC1↑ (Q1 サイクル) ポート出力有効 ⁽³⁾			*	ns
18	TosH2ioI	OSC1↑ (Q2 サイクル) ポート入力無効 (I/O のホールド時間)				ns
19	TioV2osH	ポート入力有効 (対 OSC1↑) (I/O のセットアップ時間)				ns
20	TioR	ポート出力立ち上がり時間 ⁽³⁾			**	ns
21	TioF	ポート出力立ち下がり時間 ⁽³⁾			**	ns

* このパラメータは特性データです。テストはしていません。

** これらのパラメータは設計の目標値であり、テストはしていません。今のところ特性データはありません。

注意 1: Typical (Typ) の列のデータは、特に指定のないかぎり 5V、25 °C の値です。これらのパラメータは設計ガイダンスのためのもので、テストはしていません。

2: EXTRC モードでの計測値です。

3: 負荷の条件は、図 10-1 をご覧ください。

空白の規格値やデータについては最新版英文データシートを参照してください。

図 10-4: リセット、ウォッチドッグタイマ、デバイスリセットタイマのタイミング - PIC12C508/C509




表 10-3: リセット、ウォッチドッグタイマ、デバイスリセットタイマ - PIC12C508/C509

AC 特性		標準動作条件 (特に指定のない場合)					
動作温度		0°C ≤ TA ≤ +70°C (商業用)					
		-40°C ≤ TA ≤ +85°C (工業用)					
		-40°C ≤ TA ≤ +125°C (拡張)					
動作電圧 VDD の範囲は、第 10.1 項に記載されています。							
パラメータ番号	記号	特性	Min	Typ ⁽¹⁾	Max	単位	条件
30	Tmcl	MCLR パルス幅 (ロー)	*			ns	VDD = 5 V
31	Twdt	ウォッチドッグタイマ・タイムアウト周期 (ブリスケラなし)	*	*	*	ms	VDD = 5 V (Commercial)
32	TDRT	デバイスリセットタイマ周期 ⁽²⁾	*	*	*	ms	VDD = 5 V (Commercial)
34	Tioz	MCLR ロからの I/O のハイゾーダンス			*	ns	

* このパラメータは特性データです。テストはしていません。

注意 1: Typical (Typ) の欄のデータは、特に記載がない限り 5V、25 °C での値です。これらの値は設計ガイドラインのためのもので、テストはしていません。

表 10-4: DRT (デバイスリセットタイマ) の周期 - PIC12C508/C509

オシレータの構成	POR リセット	後続のリセット
IntRC & ExtRC	18 ms (typical)	300 μs (typical)
XT & LP	18 ms (typical)	18 ms (typical)

空白の規格値やデータについては最新版英文データシートを参照してください。

PIC12C5XX

図 10-5: タイマ0クロックのタイミング - PIC12C508/C509




表 10-5: タイマ0クロック条件 - PIC12C508/C509

パラメータ番号		記号	特性	Min	Typ ⁽¹⁾	Max	単位	条件
			AC 特性	標準動作条件 (特に指定のない場合) 動作温度 0°C ≤ TA ≤ +70°C (商業用) -40°C ≤ TA ≤ +85°C (工業用) -40°C ≤ TA ≤ +125°C (拡張) 動作電圧 V _{DD} の範囲は第 10.1 項に記載されています。				
40	Tt0H	TOCKI ハイパルス幅	- ブリクアラなし - ブリクアラ有り	*			ns	
41	Tt0L	TOCKI ローパルス幅	- ブリクアラなし - ブリクアラ有り	*			ns	
42	Tt0P	TOCKI 周期		*			ns	どちらか大きい方 N = ブリクアラ値 (1, 2, 4, ..., 256)

* このパラメータは特性データです。テストはしていません。

注意 1: Typical (Typ) 欄のデータは、特に記載のない限り 5V、25 °C での値です。これらのパラメータは設計ガイダンスのためのもので、テストはしていません。

表 10-6: プルアップレジスタの範囲 - PIC12C508/C509

V _{DD} (V)	温度 (°C)	Min	Typ	Max	単位
GP0/GP1					
2.5	-40				Ω
	25				Ω
	85				Ω
	125				Ω
5.5	-40				Ω
	25				Ω
	85				Ω
	125				Ω
GP3					
2.5	-40				Ω
	25				Ω
	85				Ω
	125				Ω
5.5	-40				Ω
	25				Ω
	85				Ω
	125				Ω

* このパラメータは特性データです。テストはしていません。


空白の規格値やデータについては最新版英文データシートを参照してください。

11.0 DC および AC 特性 - PIC12C508/PIC12C509


この章に規定したグラフと表は設計ガイダンスを示すためのもので、テストはしていません。また、保証値ではありません。いくつかのグラフや表では、データが規定の動作範囲から外れているものもあります（例えば規定 V_{DD} 範囲外）。これは参考のためで、デバイスは規定の範囲内に限り正常に動作します。

この章のデータは、一定期間にわたってロットの異なる製品から収集したデータの統計をまとめたものです。“Typical” は平均を表し、“max” や “min” はそれぞれ（平均 + 3 σ ）（平均 - 3 σ ）を表します（ σ は標準偏差）。

**図 11-1: 内部 RC 周波数範囲の校正値 VS 温度 ($V_{DD}=5V$)
(内部 RC は、25 $^{\circ}C$ 、5.0V の条件下で校正されます。)**



**図 11-2: 内部 RC 周波数範囲の校正値 VS 温度 ($V_{DD}=3.0V$)
(内部 RC は 25 $^{\circ}C$ 、5.0V の条件下で校正されます。)**



空白の規格値やデータについては最新版英文データシートを参照してください。

PIC12C5XX

図 11-3: 内部 RC 周波数 VS 校正値 (VDD=5.5V)




図 11-4: 内部 RC 周波数 VS 校正値 (VDD=3.5V)




表 11-1: 動作中の IDD (TYPICAL) - WDT イネーブル、25

オシレータ	周波数	VDD = 2.5V	VDD = 5.5V
外部 RC	MHz	μA*	μA*
内部 RC	MHz	μA	mA
XT	MHz	μA	μA
LP	KHz	μA	μA

* 外部の R や C の電流は含まれません。

空白の規格値やデータについては最新版英文データシートを参照してください。

図 11-5: WDT タイマタイムアウト周期 vs V_{DD}





図 11-6: ショート DRT 周期 vs V_{DD}



空白の規格値やデータについては最新版英文データシートを参照してください。

PIC12C5XX

図 11-7: I_{OH} vs V_{OH} , $V_{DD} = 2.5V$




図 11-9: I_{OL} vs V_{OL} , $V_{DD} = 2.5V$




図 11-8: I_{OH} vs V_{OH} , $V_{DD} = 5.5V$





図 11-10: I_{OL} vs V_{OL} , $V_{DD} = 5.5V$



空白の規格値やデータについては最新版英文データシートを参照してください。

12.0 電気的特性 - PIC12C508A/PIC12C509A

絶対最大定格 †

バイアス下での周辺温度	
保存温度	
V_{SS} に対する V_{DD} の電圧	
V_{SS} に対する MCLR ピンの電圧	
V_{SS} に対する他のすべてのピンの電圧	
消費電力の合計 ⁽¹⁾	
V_{SS} ピンからの最大電流	
V_{DD} ピンへの最大電流	
入力クランプ電流 I_{IK} ($V_I < 0$ または $V_I > V_{DD}$)	
出力クランプ電流 I_{OK} ($V_O < 0$ または $V_O > V_{DD}$)	
I/O ピンごとの最大出力シンク電流	
I/O ピンごとの最大出力ソース電流	
I/O ポート (GPIO) の最大出力シンク電流	
I/O ポート (GPIO) の最大出力ソース電流	

注 1 : 消費電力は次の式で計算できます。 $P_{DIS} = V_{DD} \times \{I_{DD} - \sum I_{QH}\} + \sum \{(V_{DD} - V_{OH}) \times I_{OH}\} + \sum (V_{OL} \times I_{OL})$

† 注意： 上記の「最大定格」を超えるストレスは、デバイスに損傷を与える恐れがあります。これは、ストレスの定格を示すためだけのもので、上記の値、またはこの仕様書に記載された値を超える条件で動作することを示すものではありません。継続した期間最大定格で使用した場合、デバイスの信頼性を損なう恐れがあります。

PIC12C5XX

12.1 DC 特性

PIC12C508A/509A (商業用)
 PIC12C508A/509A (工業用)
 PIC12C508A/509A (拡張)

DC 特性 電源ピン	標準動作条件 (特に指定のない場合) 動作温度範囲					
	特性	記号	Min	Typ ⁽¹⁾	Max	単位
電源電圧	VDD				V	FOSC = DC to 4 MHz (商業 / 工業用)
						FOSC = DC to 4 MHz (拡張)
RAM データ保持電圧 (2)	VDR		*		V	SLEER モードの場合
確実なパワーアップのための VDD のスタート電流	VPOR				V	詳細はパワーアップの項をご覧ください。
確実なパワーアップのための VDD の立ち上がり率	SVDD	*			V/ms	詳細はパワーアップの項をご覧ください。
消費電流 (3)	IDD				mA	XT および EXTRC オプション (注意 4 参照) FOSC = 4 MHz, VDD = 5.5V
					mA	INTRC オプション FOSC = 4 MHz, VDD = 5.5V
					μA	LP オプション、商業用温度範囲 FOSC = 32 kHz, VDD = 3.0V, WDT オフ
					μA	LP オプション、工業用温度範囲 FOSC = 32 kHz, VDD = 3.0V, WDT オフ
					μA	LP オプション、拡張温度範囲 FOSC = 32 kHz, VDD = 3.0V, WDT オフ
パワーダウン電流 (5) WDT オン	IPD				μA	VDD = 3.0V, 商業用温度範囲
					μA	VDD = 3.0V, 工業用温度範囲
					μA	VDD = 3.0V, 拡張温度範囲
					μA	VDD = 3.0V, 商業用温度範囲
					μA	VDD = 3.0V, 工業用温度範囲
WDT オフ					μA	VDD = 3.0V, 拡張温度範囲

* このパラメータは特性データです。テストはしていません。

注意 1: Typical (Typ) の列のデータは 25 °C での特性結果に基づいています。このデータは設計ガイダンスのためのもので、テストはしていません。

2: これは SLEEP モードで VDD を下げた時に RAM データを失わない最小値です。

3: この消費電流は、主に動作電圧と周波数によって変化します。その他にバスの負荷、オシレータの種類、バス速度、内部コード実行パターン、温度などの要素も消費電流に影響を与えます。

a) 動作中の IDD のテスト条件は次のようになります。

OSC = 外部方形波 (レール・トゥ・レール)、I/O ピンは入力の設定で VSS にプルダウン、
 TOCKI = VDD、MCLR = VDD、WDT オン / オフは明記してある通り。

b) スタンバイ電流 IPD については、デバイスがスリープモードである以外は、条件は同じです。

4: Rext の電流は含みません。Rext の電流は、 $I_R = V_{DD}/2R_{ext}$ (mA) という式から概算することができます。
 (Rext の単位は k)

5: スリープモードでのパワーダウン電流はオシレータの種類には影響を受けません。パワーダウン電流は、スリープモードのデバイスを、I/O ピンを入力にして、VDD または VSS に接続して計測します。

空白の規格値やデータについては最新版英文データシートを参照してください。

12.2 DC 特性

PIC12C508A/509A (商業用)
 PIC12C508A/509A (工業用)
 PIC12C508A/509A (拡張)

DC 特性 電源ピン以外の すべてのピン		標準動作条件 動作温度範囲		0°C ≤ TA ≤ +70°C (商業用) -40°C ≤ TA ≤ +85°C (工業用) -40°C ≤ TA ≤ +125°C (拡張)		
動作電圧 V _{DD} の範囲は、第 10.1 項に記載されています。						
特性	記号	Min	Typ ⁽¹⁾	Max	単位	条件
ローレベル入力電圧 I/O ポート MCLR および GP2 (シュミットリカ) OSC1 OSC1	V _{IL}				V V V V V	入力設定のピン 4.5V < V _{DD} ≤ 5.5V 入力設定のピン 3.0V < V _{DD} ≤ 4.5V EXTRC オプションのみ ⁽⁴⁾ XT および LP オプション
ハイレベル入力電圧 I/O ポート MCLR および GP2 (シュミットリカ) OSC1 (シュミットリカ) IPUR	V _{IH}				V V V V V	3.0V < V _{DD} ≤ 4.5V 4.5V < V _{DD} ≤ 5.5V ⁽⁵⁾ V _{DD} 範囲全体 ⁽⁵⁾ EXTRC オプションのみ ⁽⁴⁾ XT および LP オプション
入力リーク電流 ^(2,3) I/O ポート MCLR OSC1	I _{IL}				μA μA μA μA	V _{DD} ≤ 5.5V V _{SS} ≤ V _{PIN} ≤ V _{DD} , 入力設定のピン V _{PIN} = V _{SS} + 0.25V ⁽²⁾ V _{PIN} = V _{DD} V _{SS} ≤ V _{PIN} ≤ V _{DD} , XT および LP オプション
ローレベル出力電圧 I/O ポート	V _{OL}				V	I _{OL} = 8.7 mA, V _{DD} = 4.5V
ハイレベル出力電圧 ^(3,4) I/O ポート	V _{OH}				V	I _{OH} = -5.4 mA, V _{DD} = 4.5V

* このパラメータは特性データです。テストはしていません。

注意 1: Typical (Typ) の列のデータは 25 °C での特性結果に基づいています。このデータは設計ガイダンスのためのもので、テストはしていません。

- MCLR/V_{PP} ピンのリーク電流は、供給電圧レベルにより大きく変化します。指定したレベルは、通常の動作状態に相当します。リーク電流が高い場合は、異なる入力電圧で計測された可能性があります。
- 負の電流はピンからの出力と定義されています。
- PIC12C5XX デバイスでは、OSC1/CLKIN ピンはシュミットトリガ入力です。PIC12C5XX を RC モードの時、外部タレットでドライブすることはお勧めできません。
- 2 つの仕様のうち良い方を使用することができます。

空白の規格値やデータについては最新版英文データシートを参照してください。

PIC12C5XX

12.3 タイミングパラメータの記号と負荷条件 - PIC12C508A/C509A

タイミングパラメータの記号は、次のフォーマットで次のように作られます。

1. TppS2ppS
2. TppS

T		T	
F	Frequency	T	Time


小文字の下付き文字 (pp) と意味

pp			
2	to	mc	MCLR
ck	CLKOUT	osc	オシレータ
cy	サイクル時間	os	OSC1
drt	デバイスリセットタイム	t0	T0CKI
io	I/O ポート	wdt	ウォッチドッグタイム

大文字の記号と意味

S			
F	立ち下がり	P	周期
H	ハイ	R	立ち上がり
I	無効 (ハイインピーダンス)	V	有効
L	ロー	Z	ハイインピーダンス

図 12-1: 負荷の条件 - PIC12C508A/C509A



12.4 タイミング図および仕様

図 12-2: 外部クロックタイミング - PIC12C508A/C509A




表 12-1: 外部クロックタイミング条件 - PIC12C508A/C509A

AC 特性		標準動作条件 (特に指定のない場合) 動作温度範囲 0°C ≤ TA ≤ +70°C (商業用), -40°C ≤ TA ≤ +85°C (工業用), -40°C ≤ TA ≤ +125°C (拡張) 動作電圧 V _{DD} の範囲は第 12.1 項に記載されています。						
パラメータ番号	記号	特性	Min	Typ ⁽¹⁾	Max	単位	条件	
	Fosc	外部 CLKIN 周波数 ⁽²⁾				MHz	EXTRC osc E-T ⁺	
						MHz	XT osc E-T ⁺	
						kHz	LP osc E-T ⁺	
		オシレータ周波数 ⁽²⁾				MHz	EXTRC osc E-T ⁺	
						MHz	XT osc E-T ⁺	
						kHz	LP osc E-T ⁺	
1	Tosc	外部 CLKIN 周期 ⁽²⁾				ns	EXTRC osc E-T ⁺	
						ns	XT osc E-T ⁺	
						ms	LP osc E-T ⁺	
		オシレータ周期 ⁽²⁾				ns	EXTRC osc E-T ⁺	
						ns	XT osc E-T ⁺	
						ms	LP osc E-T ⁺	
2	Tcy	命令サイクル時間 ⁽³⁾				—		
3	TosL, TosH	クロック・イン (OSC1) ローまたはハイ時間	*			ns	XT オシレータ	
						ms	LP オシレータ	
4	TosR, TosF	クロック・イン (OSC1) 立ち上がりまたは立ち下がり時間				*	ns	XT オシレータ
						*	ns	LP オシレータ

* このパラメータは特性データです。テストはしていません。

注意 1: Typical (Typ) の列のデータは 5V、25 °C の特性結果をもとにしています。このデータは設計ガイダンスのためのもので、テストはしていません。

2: 規定された値はすべてコードを実行しているデバイスを使用して、標準動作条件下で、オシレータの種類毎の特性データに基づき決定しました。規定範囲を超えた場合は、オシレータの動作が不安定になったり、予想消費電流を上回ることがあります。

外部クロック入力を使用する時は、「最大」サイクル時間の上限は、すべてのデバイスで「DC」(クロックなし)になります。

3: 命令サイクル時間 (T_{cy}) は、入力オシレータ周期の 4 倍になります。

空白の規格値やデータについては最新版英文データシートを参照してください。

PIC12C5XX

図 12-3: I/O タイミング - PIC12C508A/C509A




表 12-2: タイミング条件 - PIC12C508A/509A

AC 特性		標準動作条件 (特に指定のない場合)				
		動作温度範囲				
		0°C ≤ TA ≤ +70°C (商業用)				
		-40°C ≤ TA ≤ +85°C (工業用)				
		-40°C ≤ TA ≤ +125°C (拡張)				
		動作電圧 V _{DD} の範囲は、第 12.1 項に記載されています。				
パラメータ番号	記号	特性	Min	Typ ⁽¹⁾	Max	単位
17	TosH2ioV	OSC1↑ (Q1 サイクル) ポート出力有効 ⁽³⁾ (I/O のホールド時間)			*	ns
18	TosH2ioI	OSC1↑ (Q1 サイクル) ポート入力無効 (I/O のホールド時間)				ns
19	TioV2osH	ポート入力有効 (対 OSC1↑) (I/O はセットアップ時間)				ns
20	TioR	ポート出力立ち上がり時間 ⁽³⁾			**	ns
21	TioF	ポート出力立ち下がり時間 ⁽³⁾			**	ns

- * このパラメータは特性データです。テストはしていません。
- ** これらのパラメータは設計の目標値であり、テストはしていません。現在のところ特性データはありません。
- 注意 1: Typical (Typ) の列のデータは 5V、25 での特性結果をもとにしています。このデータは設計ガイダンスのためのもので、テストはしていません。
- 2: すべて EXTRC モードでの計測値です。
- 3: 負荷の条件については図 12-1 をご覧ください。

空白の規格値やデータについては最新版英文データシートを参照してください。

図 12-4: リセット、ウォッチドッグタイマ、デバイスリセットタイマのタイミング - PIC12C508A/C509A




表 12-3: リセット、ウォッチドッグタイマ、デバイスリセットタイマ - PIC12C508A/C509A

パラメータ番号		記号	特性	Min	Typ ⁽¹⁾	Max	単位	条件
AC 特性 標準動作条件 (特に指定のない場合) 動作温度範囲 0°C ≤ TA ≤ +70°C (商業用) -40°C ≤ TA ≤ +85°C (工業用) -40°C ≤ TA ≤ +125°C (拡張) 動作電圧 V _{DD} の範囲は、第 10.1 項に記載されています。								
30	Tmcl	MCLR パルス幅		*			ns	V _{DD} = 5 V
31	Twdt	ウォッチドッグタイマ・タイムアウト周期 (プリスケールなし)		*	*	*	ms	V _{DD} = 5 V (商業用)
32	TDRT	デバイスリセットタイマ周期 ⁽²⁾		*	*	*	ms	V _{DD} = 5 V (商業用)
34	Tioz	MCLR _Q からの I/O のハイゾーグダンス				*	ns	

* このパラメータは特性データです。テストはしていません。

注意 1: Typical (Typ) の列のデータは、特に記載がない限り 5V、25 °C での値です。このデータは設計ガイダンスのためのもので、テストはしていません。

表 12-4: DRT (デバイスリセットタイマの周期) - PIC12C508A/C509A

オシレータ構成	POR リセット	後続のリセット
IntRC & ExtRC	ms (typical)	μs (typical)
XT & LP	ms (typical)	ms (typical)

空白の規格値やデータについては最新版英文データシートを参照してください。

PIC12C5XX

図 12-5: タイマ0クロックのタイミング - PIC12C508A/C509A




表 12-5: タイマ0クロックの条件 - PIC12C508A/C509A

パラメータ番号		記号	特性	Min	Typ ⁽¹⁾	Max	単位	条件
			AC 特性	標準動作条件 動作温度範囲 0°C ≤ TA ≤ +70°C (商業用) -40°C ≤ TA ≤ +85°C (工業用) -40°C ≤ TA ≤ +125°C (拡張) 動作電圧 V _{DD} の範囲は第 12.1 項に記載されています。				
40	Ti0H	TOCKI ハイパルス幅	- ブリカケラなし - ブリカケラあり	*			ns	
41	Ti0L	TOCKI ローパルス幅	- ブリカケラなし - ブリカケラあり	*			ns	
42	Ti0P	TOCKI 周期		*			ns	どちらか大きい方 N = ブリカケラ値 (1, 2, 4, ..., 256)

* このパラメータは特性データです。テストはしていません。

注意 1: Typical (Typ) の列のデータは 5V、25°C の特性結果をもとにしています。このデータは設計ガイダンスのためのもので、テストはしていません。

表 12-6: ブルアップレジスタの範囲 - PIC12C508A/C509A

V _{DD} (V)	温度 (°C)	Min	Typ	Max	単位
GP0/GP1					
3.0	-40				Ω
	25				Ω
	85				Ω
	125				Ω
5.5	-40				Ω
	25				Ω
	85				Ω
	125				Ω
GP3					
3.0	-40				Ω
	25				Ω
	85				Ω
	125				Ω
5.5	-40				Ω
	25				Ω
	85				Ω
	125				Ω

* このパラメータは特性データです。テストはしていません。


空白の規格値やデータについては最新版英文データシートを参照してください。

13.0 DC および AC 特性 - PIC12C508A/PIC12C509A


この章に示すグラフと表は設計ガイダンスを示すためのもので、テストはしていません。また、保証値ではありません。いくつかのグラフや表では、データが規定の動作範囲から外れているものもあります（例えば規定 V_{DD} 範囲外）。これは参考のために、デバイスは規定の範囲内に限り正常に動作します。

この章のデータは、一定期間にわたってロットの異なる製品から収集したデータの統計をまとめたものです。“Typical” は平均を表し、“max” や “min” はそれぞれ（平均 + ）（平均 - ）を表します。（ ）は標準偏差

**図 13-1: 内部 RC 周波数範囲の校正値 VS 温度 ($V_{DD}=5V$)
(内部 RC は、25 、 5.0V の条件下で校正されます。)**



**図 13-2: 内部 RC 周波数範囲の校正値 VS 温度 ($V_{DD} = 3.0V$)
(内部 RC は 25 、 5.0V の条件下で校正されます。)**



空白の規格値やデータについては最新版英文データシートを参照してください。

図 13-3: 内部 RC 周波数 VS 校正値 ($V_{DD} = 5.5V$)




図 13-4: 内部 RC 周波数 VS 校正値 ($V_{DD}=3.0V$)




表 13-1: 動作中の I_{DD} (TYPICAL) - WDT イネーブル、25

オシレータ	周波数	$V_{DD} = 3.0V$	$V_{DD} = 5.5V$
外部 RC	MHz	μA^*	μA^*
内部 RC	MHz	μA	mA
XT	MHz	μA	μA
LP	KHz	μA	μA

* 外部の R や C の電流は含まれません。

空白の規格値やデータについては最新版英文データシートを参照してください。

図 13-5: WDT タイマタイムアウト周期 vs V_{DD}





図 13-6: ショート DRT 周期 vs V_{DD}



空白の規格値やデータについては最新版英文データシートを参照してください。

PIC12C5XX

図 13-7: I_{OH} VS V_{OH} , $V_{DD} = 3.5V$




図 13-9: I_{OL} VS V_{OL} , $V_{DD} = 3.5V$




図 13-8: I_{OH} VS V_{OH} , $V_{DD} = 5.5V$





図 13-10: I_{OL} VS V_{OL} , $V_{DD} = 5.5V$



空白の規格値やデータについては最新版英文データシートを参照してください。

14.0 パッケージ

14.1 Package Marking Information

8-Lead PDIP (300 mil)



Example




8-Lead SOIC (208 mil)




Example



8-Lead Windowed Ceramic Side Brazed (300 mil)



Example




Legend: MM...M	Microchip part number information
XX...X	Customer specific information*
AA	Year code (last 2 digits of calendar year)
BB	Week code (week of January 1 is week '01')
C	Facility code of the plant at which wafer is manufactured C = Chandler, Arizona, U.S.A., S = Tempe, Arizona, U.S.A.
D	Mask revision number
E	Assembly code of the plant or country of origin in which part was assembled
Note:	In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line thus limiting the number of available characters for customer specific information.

* Standard OTP marking consists of Microchip part number, year code, week code, facility code, mask rev#, and assembly code. For OTP marking beyond this, certain price adders apply. Please check with your Microchip Sales Office. For QTP devices, any special marking adders are included in QTP price.

PIC12C5XX


14.2 8-Lead Plastic Dual In-line (300 mil)



Package Group: Plastic Dual In-Line (PLA)

Symbol	Millimeters			Inches		
	Min	Max	Notes	Min	Max	Notes
α	0°	10°		0°	10°	
A	–	4.064		–	0.160	
A1	0.381	–		0.015	–	
A2	3.048	3.810		0.120	0.150	
B	0.355	0.559		0.014	0.022	
B1	1.397	1.651		0.055	0.065	
C	0.203	0.381	Typical	0.008	0.015	Typical
D	9.017	10.922		0.355	0.430	
D1	7.620	7.620	Reference	0.300	0.300	Reference
E	7.620	8.255		0.300	0.325	
E1	6.096	7.112		0.240	0.280	
e1	2.489	2.591	Typical	0.098	0.102	Typical
eA	7.620	7.620	Reference	0.300	0.300	Reference
eB	7.874	9.906		0.310	0.390	
L	3.048	3.556		0.120	0.140	
N	8	8		8	8	
S	0.889	–		0.035	–	
S1	0.254	–		0.010	–	


14.3 8-Lead Plastic Surface Mount (SOIC - Medium, 208 mil Body)



Package Group: Plastic SOIC (SM)						
Symbol	Millimeters			Inches		
	Min	Max	Notes	Min	Max	Notes
α	0°	8°		0°	8°	
A	1.778	2.00		0.070	0.079	
A1	0.101	0.249		0.004	0.010	
B	0.355	0.483		0.014	0.019	
C	0.190	0.249		0.007	0.010	
D	5.080	5.334		0.200	0.210	
E	5.156	5.411		0.203	0.213	
e	1.270	1.270	Reference	0.050	0.050	Reference
H*	7.670	8.103		0.302	0.319	
h	0.381	0.762		0.015	0.030	
L	0.508	1.016		0.020	0.040	
N	14	14		14	14	
CP	—	0.102		—	0.004	

PIC12C5XX

14.4 8-Lead Ceramic Side Brazed Dual In-Line with Window (JW) (300 mil)



Package Group: Ceramic Side Brazed Dual In-Line (CER)						
Symbol	Millimeters			Inches		
	Min	Max	Notes	Min	Max	Notes
α	0°	10°		0°	10°	
A	3.937	5.030		0.155	0.198	
A1	0.635	1.143		0.025	0.045	
A2	2.921	3.429		0.115	0.135	
A3	1.778	2.413		0.070	0.095	
B	0.406	0.508		0.016	0.020	
B1	1.371	1.371	Typical	0.054	0.054	Typical
C	0.228	0.305	Typical	0.009	0.012	Typical
D	13.004	13.412		0.512	0.528	
D1	7.416	7.824	BSC	0.292	0.308	BSC
E	7.569	8.230		0.298	0.324	
E1	7.112	7.620		0.280	0.300	
e1	2.540	2.540	Typical	0.100	0.100	Typical
eA	7.620	7.620	BSC	0.300	0.300	BSC
eB	7.620	9.652		0.300	0.380	
L	3.302	4.064		0.130	0.160	
S	2.540	3.048		0.100	0.120	
S1	0.127	—		0.005	—	

INDEX

A

ALU	9
Applications	4
Architectural Overview	9
Assembler	
MPASM Assembler	52

B

Block Diagram	
On-Chip Reset Circuit	33
Timer0	23
TMR0/WDT Prescaler	26
Watchdog Timer	35
Brown-Out Protection Circuit	36

C

CAL0 bit	18
CAL1 bit	18
CAL2 bit	18
CAL3 bit	18
CALFST bit	18
CALSLW bit	18
Carry	9
Clocking Scheme	12
Code Protection	27, 37
Configuration Bits	27
Configuration Word	27

D

DC and AC Characteristics	63, 75
Development Support	51
Development Tools	51
Device Varieties	7
Digit Carry	9

F

Family of Devices	
PIC12CXXX	5
Features	1
FSR	20
Fuzzy Logic Dev. System (<i>fuzzyTECH</i> ®-MP)	53

I

I/O Interfacing	21
I/O Ports	21
I/O Programming Considerations	22
ICEPIC Low-Cost PIC16CXXX In-Circuit Emulator	51
ID Locations	27, 37
INDF	20
Indirect Data Addressing	20
Instruction Cycle	12
Instruction Flow/Pipelining	12
Instruction Set Summary	40

K

KeeLoq® Evaluation and Programming Tools	53
--	----

L

Loading of PC	19
---------------------	----

M

Memory Organization	13
Data Memory	14
Program Memory	13
MP-DriveWay™ - Application Code Generator	53
MPLAB C	53
MPLAB Integrated Development Environment Software	52

O

OPTION Register	17
OSC selection	27
OSCCAL Register	18
Oscillator Configurations	28
Oscillator Types	
HS	28
LP	28
RC	28
XT	28

P

Package Marking Information	79
Packaging Information	79
PICDEM-1 Low-Cost PICmicro Demo Board	52
PICDEM-2 Low-Cost PIC16CXX Demo Board	52
PICDEM-3 Low-Cost PIC16CXXX Demo Board	52
PICMASTER® In-Circuit Emulator	51
PICSTART® Plus Entry Level Development System	51
POR	
Device Reset Timer (DRT)	27, 34
PD	36
Power-On Reset (POR)	27
TO	36
PORTA	21
Power-Down Mode	37
Prescaler	26
PRO MATE® II Universal Programmer	51
Program Counter	19

Q

Q cycles	12
----------------	----

R

RC Oscillator	29
Read Modify Write	22
Register File Map	14
Registers	
Special Function	15
Reset	27
Reset on Brown-Out	36

S

SEEVAL® Evaluation and Programming System	53
SLEEP	27, 37
Software Simulator (MPLAB-SIM)	53
Special Features of the CPU	27
Special Function Registers	15
Stack	19
STATUS	9
STATUS Register	16

T

Timer0	
Switching Prescaler Assignment	26
Timer0	23
Timer0 (TMR0) Module	23
TMR0 with External Clock	25
Timing Diagrams and Specifications	59, 71
Timing Parameter Symbolology and Load Conditions	58, 70
TRIS Registers	21

W

Wake-up from SLEEP	37
Watchdog Timer (WDT)	27, 34
Period	35
Programming Considerations	35

Z

Zero bit	9
----------------	---

PIC12C5XX

PIC12C5XX

メモ :

PIC12C5XX

WORLDWIDE SALES & SERVICE

AMERICAS

Corporate Office

Microchip Technology Inc.
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 602-786-7200 Fax: 602-786-7277
Technical Support: 602 786-7627
Web: <http://www.microchip.com>

Atlanta

Microchip Technology Inc.
500 Sugar Mill Road, Suite 200B
Atlanta, GA 30350
Tel: 770-640-0034 Fax: 770-640-0307

Boston

Microchip Technology Inc.
5 Mount Royal Avenue
Marlborough, MA 01752
Tel: 508-480-9990 Fax: 508-480-8575

Chicago

Microchip Technology Inc.
333 Pierce Road, Suite 180
Itasca, IL 60143
Tel: 630-285-0071 Fax: 630-285-0075

Dallas

Microchip Technology Inc.
14651 Dallas Parkway, Suite 816
Dallas, TX 75240-8809
Tel: 972-991-7177 Fax: 972-991-8588

Dayton

Microchip Technology Inc.
Two Prestige Place, Suite 150
Miamisburg, OH 45342
Tel: 937-291-1654 Fax: 937-291-9175

Los Angeles

Microchip Technology Inc.
18201 Von Karman, Suite 1090
Irvine, CA 92612
Tel: 714-263-1888 Fax: 714-263-1338

New York

Microchip Technology Inc.
150 Motor Parkway, Suite 416
Hauppauge, NY 11788
Tel: 516-273-5305 Fax: 516-273-5335

San Jose

Microchip Technology Inc.
2107 North First Street, Suite 590
San Jose, CA 95131
Tel: 408-436-7950 Fax: 408-436-7955

Toronto

Microchip Technology Inc.
5925 Airport Road, Suite 200
Mississauga, Ontario L4V 1W1, Canada
Tel: 905-405-6279 Fax: 905-405-6253

ASIA/PACIFIC

Hong Kong

Microchip Asia Pacific
RM 3801B, Tower Two
Metroplaza
223 Hing Fong Road
Kwai Fong, N.T., Hong Kong
Tel: 852-2-401-1200 Fax: 852-2-401-3431

India

Microchip Technology Inc.
India Liaison Office
No. 6, Legacy, Convent Road
Bangalore 560 025, India
Tel: 91-80-229-4036 Fax: 91-80-559-9840

Korea

Microchip Technology Korea
168-1, Youngbo Bldg. 3 Floor
Samsung-Dong, Kangnam-Ku
Seoul, Korea
Tel: 82-2-554-7200 Fax: 82-2-558-5934

Shanghai

Microchip Technology
RM 406 Shanghai Golden Bridge Bldg.
2077 Yan'an Road West, Hong Qiao District
Shanghai, PRC 200335
Tel: 86-21-6275-5700
Fax: 86 21-6275-5060

Singapore

Microchip Technology Taiwan
Singapore Branch
200 Middle Road
#07-02 Prime Centre
Singapore 188980
Tel: 65-334-8870 Fax: 65-334-8850

Taiwan, R.O.C

Microchip Technology Taiwan
10F-1C 207
Tung Hua North Road
Taipei, Taiwan, ROC
Tel: 886 2-717-7175 Fax: 886-2-545-0139

EUROPE

United Kingdom

Arizona Microchip Technology Ltd.
Unit 6, The Courtyard
Meadow Bank, Furlong Road
Bourne End, Buckinghamshire SL8 5AJ
Tel: 44-1628-851077 Fax: 44-1628-850259

France

Arizona Microchip Technology SARL
Zone Industrielle de la Bonde
2 Rue du Buisson aux Fraises
91300 Massy, France
Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79

Germany

Arizona Microchip Technology GmbH
Gustav-Heinemann-Ring 125
D-81739 München, Germany
Tel: 49-89-627-144 0 Fax: 49-89-627-144-44

Italy

Arizona Microchip Technology SRL
Centro Direzionale Colleoni
Palazzo Taurus 1 V. Le Colleoni 1
20041 Agrate Brianza
Milan, Italy
Tel: 39-39-6899939 Fax: 39-39-6899883

JAPAN

Microchip Technology Intl. Inc.
Benex S-1 6F
3-18-20, Shinyokohama
Kohoku-Ku, Yokohama-shi
Kanagawa 222 Japan
Tel: 81-45-471- 6166 Fax: 81-45-471-6122

3/98



All rights reserved. © 1998, Microchip Technology Incorporated, USA. 3/98  Printed on recycled paper.

Information contained in this publication regarding device applications and the like is intended for suggestion only and may be superseded by updates. No representation or warranty is given and no liability is assumed by Microchip Technology Incorporated with respect to the accuracy or use of such information, or infringement of patents or other intellectual property rights arising from such use or otherwise. Use of Microchip's products as critical components in life support systems is not authorized except with express written approval by Microchip. No licenses are conveyed, implicitly or otherwise, under any intellectual property rights. The Microchip logo and name are registered trademarks of Microchip Technology Inc. in the U.S.A. and other countries. All rights reserved. All other trademarks mentioned herein are the property of their respective companies.